受信任执行环境中的高效异常处置制造技术

描述了关于受信任执行环境中的高效异常处置的系统、方法和装置。在实施例中，硬件处理器包括寄存器、解码器和执行电路系统。寄存器具有字段，该字段要被设置以在多个情境中的一个情境处为存储器中受体系结构化保护的飞地中的代码启用受体系结构化保护的执行环境。解码器用于对具有包括用于操作码的字段的格式的指令进行解码，该操作码用于指示执行电路系统要执行情境改变。执行电路系统用于执行对应于指令的一个或多个操作，这一个或多个操作包括在受体系结构化保护的飞地内从第一情境改变至第二情境。变至第二情境。变至第二情境。

【技术实现步骤摘要】
受信任执行环境中的高效异常处置


[0001]本公开总体上涉及信息处理，并且更具体地涉及受信任执行环境。

技术介绍

[0002]处理器或处理器集合执行来自指令集(例如，指令集体系结构(instruction set architecture,ISA))的指令。ISA是计算机体系结构的关于编程的部分，并且一般可包括原生数据类型、指令、寄存器体系结构、寻址模式、存储器体系结构、中断和异常处置以及外部输入和输出(input/output,I/O)体系结构。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。
附图说明
[0003]在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：
[0004]图1图示出根据实施例的耦合至具有飞地的存储器的硬件处理器；
[0005]图2A、2B和2C图示出根据实施例的处置来自利用飞地进入指令、飞地退出指令和改变情境指令的飞地的代码执行的异步退出的方法；...

【技术保护点】

【技术特征摘要】
1.一种用于受信任执行环境中的异常处置的硬件处理器，包括：寄存器，所述寄存器具有字段，所述字段被设置以在多个情境中的一个情境处为存储器中受体系结构化保护的飞地中的代码启用受体系结构化保护的执行环境；解码器，所述解码器用于对具有包括用于操作码的第一字段的格式的单个指令进行解码，所述操作码用于指示执行电路系统要执行情境改变；以及执行电路系统，所述执行电路系统用于执行对应于所述单个指令的一个或多个操作，所述一个或多个操作包括在所述受体系结构化保护的飞地内从第一情境改变至第二情境。2.如权利要求1所述的硬件处理器，其特征在于，所述第一情境是从中调用所述单个指令的情境。3.如权利要求2所述的硬件处理器，其特征在于，所述第二情境由所述单个指令指示。4.如权利要求3所述的硬件处理器，其特征在于，所述格式包括用于指示所述第二情境的第二字段。5.如权利要求4所述的硬件处理器，其特征在于，所述第二字段用于向存储器的区域提供地址以提供所述第二情境的状态。6.如权利要求1所述的硬件处理器，其特征在于，所述第二情境的状态从保存区域的数组被提供。7.如权利要求6所述的硬件处理器，其特征在于，所述格式包括用于提供所述数组的索引的第二字段。8.如权利要求6所述的硬件处理器，其特征在于，所述一个或多个操作还包括改变所述数组的索引。9.如权利要求6所述的硬件处理器，其特征在于，所述一个或多个操作还包括递减所述数组的索引。10.如权利要求1所述的硬件处理器，其特征在于：所述硬件处理器用于在第一模式和第二模式下操作；响应于所述第二模式下的飞地退出事件，所述硬件处理器用于使下一飞地进入是到所述第一情境中；以及在所述第一情境中，所述硬件处理器用于针对攻击应用一个或多个缓解。11.一种用于受信任执行环境中的异常处置的方法，包括：响应于硬件处理器的寄存器的字段被设置，为在存储器中的受体系结构化保护的飞地中执行的代码启用受体系结构化保护的执行环境；对具有包括用于操作码的第一字段的格式的单个指令进行解码，所述操作码用于指示所述硬件处...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：