处理器核间通信的方法、多处理器平台及可读存储介质技术

本发明专利技术实施例提供了一种处理器核间通信的方法、多处理器平台以及存储介质，所述方法应用于多处理器平台，所述多处理器平台包括主核和至少一个从核，所述至少一个从核在与所述主核所在的CPU不同的CPU上，所述方法包括：主核在基本输入输出系统启动阶段，获取随机存取存储器RAM的初始化状态以及总线的连接状态；主核在确定RAM初始化完成并且确定总线的连接状态满足预设条件的情况下，通过总线将预设标志写入从核的预定寄存器中，所述预设标志用于指示RAM的初始化状态为已完成；从核通过循环监听自身的预定寄存器中是否存在所述预设标志，以获取RAM的初始化状态。本发明专利技术实施例可以提高多处理器平台的稳定性和性能。提高多处理器平台的稳定性和性能。提高多处理器平台的稳定性和性能。

【技术实现步骤摘要】
处理器核间通信的方法、多处理器平台及可读存储介质


[0001]本专利技术涉及计算机
，特别是涉及一种处理器核间通信的方法、一种多处理器平台以及一种可读存储介质。

技术介绍

[0002]在多片中央处理器(Central Processing Unit，CPU)互联的情况下，基本输入输出系统(Basic Input Output System，BIOS)启动阶段的大部分初始化工作是由主CPU的主核来完成的。从CPU的从核在BIOS启动过程中为了能够正常从只读存储器(Read
‑
only Memory，ROM)向随机存取存储器(Random Access Memory，RAM)运行跳转，需要重复地通过HT总线向主核获取RAM的初始化情况。其中，高速传输端对端总线技术(Hyper Transport，HT)是一种为主板上的集成电路互连而设计的端到端总线技术。
[0003]然而，在从核通过HT总线向主核获取RAM的初始化情况的过程中，主核可能还未完成HT总线的初始化过程，并且在HT总线的初始化过程中需要对原本的低速硬件连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器核间通信的方法，其特征在于，应用于多处理器平台，所述多处理器平台包括主核和至少一个从核，所述至少一个从核在与所述主核所在的CPU不同的CPU上，所述方法包括：主核在基本输入输出系统启动阶段，获取随机存取存储器RAM的初始化状态以及总线的连接状态；主核在确定RAM初始化完成并且确定总线的连接状态满足预设条件的情况下，通过总线将预设标志写入从核的预定寄存器中，所述预设标志用于指示RAM的初始化状态为已完成；从核通过循环监听自身的预定寄存器中是否存在所述预设标志，以获取RAM的初始化状态。2.根据权利要求1所述的方法，其特征在于，所述从核通过循环监听自身的预定寄存器中是否存在所述预设标志，以获取RAM的初始化状态之后，所述方法还包括：从核在查询到自身的预定寄存器中存在所述预设标志的情况下，确定RAM的初始化状态为已完成，则所述从核将运行地址从只读存储器ROM跳转至RAM。3.根据权利要求1所述的方法，其特征在于，所述确定总线的连接状态满足预设条件，包括：主核在总线初次上电并且自动硬件连接后，对总线进行软件初始化；在总线软件初始化完成后，主核测试总线连接的稳定性，若检测总线连接稳定，则确定总线的连接状态满足预设条件，若检测总线连接不稳定，则继续对总线进行调稳操作。4.根据权利要求3所述的方法，其特征在于，所述主核测试总线连接的稳定性包括：主核通过循环冗余校验来测试总线连接的稳定性；而且/或者所述对总线进行调稳操作包括：采用8b/10b编码方式和/或通过降低总线的连接速率对总线进行调稳操作。5.根据权利要求1所述的方法，其特征在于，所述获取随机存取存储器RAM的初始化状态，包括：主核获取指定...

【专利技术属性】
技术研发人员：周赟豪，田永光，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：发明
国别省市：