【技术实现步骤摘要】
【国外来华专利技术】晶圆级扇出型封装中的集成电路（IC）管芯之间的通信
[0001]政府权利
[0002]本专利技术是在美国政府支持下根据由美国国防部高级研究计划局授予的协议号HR0011
‑
19
‑3‑
0004完成的。美国政府享有本专利技术的某些权利。
[0003]本公开的示例总体涉及晶圆级扇出型封装中的集成电路(IC)管芯之间的通信。
技术介绍
[0004]最近，已经观察到摩尔定律持续减慢。该减慢已经将复杂系统的集成从片上系统(SoC)推向多芯片模块(MCM)，在该MCM中不同的集成电路(IC)管芯(或芯片)集成在同一IC封装内。MCM的优点包括实现不同过程节点的IC管芯的异构集成，并且通过结合具有较低具有缺陷的概率的较小IC管芯来提高收率。
[0005]一般来讲，MCM内的IC管芯需要彼此通信。MCM的占有面积和热约束推动了对针对管芯到管芯通信的高密度、高带宽和较低功率短程链路的需要。此类管芯到管芯通信中不断增加的数据流量可使得实现此类针对管芯到管芯通信的短程链路更具挑战性。
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种电子器件，包括：晶圆级扇出型封装，所述晶圆级扇出型封装包括：第一集成电路(IC)管芯，所述第一IC管芯包括发射器电路；第二IC管芯，所述第二IC管芯包括接收器电路；以及再分布结构，所述再分布结构包括电连接到所述发射器电路和所述接收器电路并且位于所述发射器电路与所述接收器电路之间的物理信道，所述发射器电路被配置为通过所述物理信道将多个单端数据信号和差分时钟信号发射到所述接收器电路，所述接收器电路被配置为基于所述差分时钟信号使用第一单端时钟信号来捕获来自所述多个单端数据信号的数据。2.根据权利要求1所述的电子器件，其中所述物理信道包括所述再分布结构中的信道金属线，所述信道金属线与所述再分布结构中的屏蔽金属线交替地设置。3.根据权利要求1所述的电子器件，其中所述发射器电路包括：单端到差分转换器电路，所述单端到差分转换器电路被配置为基于第二单端时钟信号来生成所述差分时钟信号；以及串行器电路，所述串行器电路被配置为接收并行数据，基于第三单端时钟信号使所述并行数据串行化，并且输出经串行化的数据，所述第三单端时钟信号是或基于所述第二单端时钟信号，所述发射器电路被配置为发射所述经串行化的数据作为所述多个单端数据信号。4.根据权利要求3所述的电子器件，其中所述发射器电路包括时钟驱动器电路，所述时钟驱动器电路被配置为通过调整所述第二单端时钟信号的占空比来生成所述第三单端时钟信号。5.根据权利要求1所述的电子器件，其中所述发射器电路包括信号驱动器电路，所述信号驱动器电路被配置为在所述物理信道上驱动所述多个单端数据信号和所述差分时钟信号。6.根据权利要求5所述的电子器件，其中所述信号驱动器电路中的相应信号驱动器电路被配置为使所述多个单端数据信号均衡。7.根据权利要求5所述的电子器件，其中所述信号驱动器电路中的相应信号驱动器电路各自包括：主要路径，所述主要路径电连接在第一节点与驱动器输出节点之间，所述主要路径包括第一反相器；以及辅助路径，所述辅助路径电连接在所述第一节点与所述驱动器输出节点之间，所述辅助路径包括第二反相器和阻抗电路，所述第二反相器被配置为生成与所述主要路径的信号相反的极性。8.根据权利要求7所述的电子器件，其中：所述阻抗电路是可编程的；并且所述第二反相器中的至少一个第二反相器被配置为以编程方式选择性地操作地联接在所述辅助路径中。9.根据权利要求1所述的电子器件，其中所述接收器电路包括：差分到单端转换器电路，所述差分到单端转换器电路被配置为基于所述差分时钟信号
来生成第二单端时钟信号；以及解串器电路，所述解串器电路被配置为接收所述多个单端数据信号中的至少一些单端数据信号，并且基于所述第一单端时钟信号对来自所述多个单端数据信号中的所述至少一些单端数据信号的数据进行解串，所述第一单端时钟信号是或基于所述第二单端时钟信号。10.根据权利要求9所述的电子器件，其中所述接收器电路包括时钟驱动器电路，所述时钟驱动器电路被配置为通过对所述第二单端时钟信号进行去斜并且调整所述第二单端时钟信号的占空比来生成所述第一单端时钟信号。11.一种电子器件，包括：第一集成电路(IC)管芯中的第一收发器电路，所述第一IC管芯设置在晶圆级扇出型封装中；第二IC管芯中的第二收发器电路，所述第二IC管芯设置在所述晶圆级扇出型封装中；以及所述晶圆级扇出型封装的再分布结构中的物理信道，其中：所述第一收发器电路被配置为通过所述物理信道的第一子组将多个第一单端数据信号和第一差分时钟信号发射到所述第二收发器电路；所述第二收发器电路被配置为通过所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。