一种提升PWM信号分辨率电路及方法技术

本发明专利技术提供一种提升PWM信号分辨率电路及方法至少包括：PWM信号生成模块、校准模块及分辨率调节模块，其中：所述PWM信号生成模块基于计数时钟产生PWM信号；所述分辨率调节模块与所述PWM信号生成模块连接，基于周期调整值对所述PWM信号的周期进行扩展，生成周期扩展的PWM信号，从而提升所述PWM信号的分辨率；基于边沿迟延值控制所述PWM信号的占空比，所述校准模块与所述分辨率调节模块连接，基于所述时钟信号对所述PWM信号的边沿迟延进行校准。在不改变计数时钟的情况下，通过算法控制，实现了对PWM信号分辨率的扩展，操作方便，通过边沿调整，实现对PWM信号占空比和相位的调整，结构简单，易于模块化实现。易于模块化实现。易于模块化实现。

【技术实现步骤摘要】
一种提升PWM信号分辨率电路及方法


[0001]本专利技术涉及集成电路设计领域，特别是涉及一种提升PWM信号分辨率电路及方法。

技术介绍

[0002]在数字控制开关电源中，脉冲宽度调制信号的生成是十分重要的一环。随着高速功率器件的发展，对PWM信号的周期、占空比、相位分辨率的要求也随之提高，PWM的分辨率与输出电压的稳定精度有着直接关系。因此，提高PWM的分辨率对于提升数字控制开关电源的性能十分重要。对于传统的计数型PWM发生器，其占空比、周期和相位调节的分辨率为一个计数时钟周期。对于该类型的PWM发生器，要想提高分辨率则必须提高其计数时钟的频率。如当载波频率为1MHz时，如果要实现13位的PWM精度，即分辨率为122ps，则数字化PWM的计数时钟需要达到8GHz以上的频率，这个指标受到目前集成电路工艺的限制很难实现。一般来说，脉冲宽度调制(PWM)信号的分辨率由PWM模块的计数时钟决定，该时钟受到工艺制程的限制不能随意提高，无法满足PWM高分辨率的需求。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种提升PWM信号分辨率电路及方法，用于解决现有技术中要想提高分辨率则必须提高其计数时钟的频率的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种提升PWM信号分辨率电路，所述提升PWM信号分辨率电路至少包括：PWM信号生成模块、校准模块及分辨率调节模块，其中：
[0005]所述PWM信号生成模块基于计数时钟产生PWM信号，并对计数时钟进行统计以确定所述PWM信号的占空比，当统计值超过计数时钟数量的上限值则清零然后重新统计；
[0006]所述分辨率调节模块与所述PWM信号生成模块连接，基于周期调整值对所述PWM信号的周期进行扩展，生成周期扩展的PWM信号，从而提升所述PWM信号的分辨率；基于边沿迟延值控制所述PWM信号的占空比，其中，所述边沿迟延值包括上升沿迟延值与下降沿迟延值；
[0007]所述校准模块与所述分辨率调节模块连接，基于所述时钟信号对所述PWM信号的边沿迟延进行校准。
[0008]可选地，当所述周期扩展的PWM信号与所述PWM信号的占空比相等，则所述周期调整值设置为小于等于所述上限值的偶数，所述上升沿迟延值及所述下降沿迟延值均设置为所述周期调整值的数值一半。
[0009]可选地，当所述周期扩展的PWM信号与所述PWM信号的占空比不等，则所述周期调整值为小于等于所述上限值的奇数，所述上升沿迟延值或所述下降沿迟延值设置为与所述周期调整值相等的数值。
[0010]可选地，所述分辨率调节模块包括：算法控制单元、上升沿迟延结构、下降沿迟延结构及输出单元，其中：
[0011]所述算法控制单元基于所述上升沿迟延值、所述下降沿迟延值及所述周期调整值
输出上升沿控制信号及下降沿控制信号，基于所述周期调整值确定周期扩展的数值；
[0012]所述上升沿迟延结构连接于所述算法控制单元的输出端，基于所述上升沿控制信号对所述PWM信号的上升沿进行相应的迟延操作；
[0013]所述下降沿迟延结构连接于所述算法控制单元的输出端，基于所述下降沿控制信号对所述PWM信号的下降沿进行相应的迟延操作；
[0014]所述输出单元连接于所述上升沿迟延结构及所述下降沿迟延结构的输出端，基于所述PWM信号的上升沿及下降沿的迟延操作结果生成与所述周期调整值对应的所述周期扩展的PWM信号。
[0015]可选地，所述上升沿迟延结构包括：上升沿选择单元及N个上升沿迟延单元，其中，所述上升沿选择单元接收所述上升沿控制信号，基于所述上升沿控制信号产生上升沿迟延单元选择信号；所述上升沿迟延单元连接于所述上升沿选择单元的输出端，基于所述上升沿迟延单元选择信号选择相应数量的所述上升沿迟延单元用于迟延操作，N为小于所述上限值的自然数。
[0016]可选地，每个所述上升沿迟延单元的迟延量等于其中，N为小于所述上限值的自然数，T
clk
为计数时钟周期。
[0017]可选地，所述下降沿迟延结构包括：下降沿选择单元及N个下降沿迟延单元，其中，所述下降沿选择单元接收所述下降沿控制信号，基于所述下降沿控制信号产生下降沿迟延单元选择信号；所述下降沿迟延单元连接于所述下降沿选择单元的输出端，基于所述下降沿迟延单元选择信号选择相应数量的所述下降沿迟延单元用于迟延操作，其中，N为小于所述上限值的自然数。
[0018]可选地，每个所述下降沿迟延单元的迟延量等于其中，N为小于所述上限值的自然数，T
clk
为计数时钟周期。
[0019]本专利技术提出一种提升PWM信号分辨率方法，基于所述提升PWM信号分辨率电路实现，所述提升PWM信号分辨率方法至少包括：
[0020]11：将所述周期调整值设置为X，其中，X为小于等于所述上限值的偶数，以使得所述周期扩展的PWM信号与所述PWM信号占空比保持一致；
[0021]12：将所述上升沿迟延值与所述下降沿迟延值均设置为
[0022]13：在所述PWM信号的第一个周期内不进行周期扩展；
[0023]14：在所述PWM信号的第二个周期扩展X*T
clk
，其中，T
clk
为计数时钟周期；
[0024]15：在所述PWM信号的第下一个周期扩展X*T
clk
，其中，下一个周期是在上一个周期的基础上扩展X*T
clk
，其中，T
clk
为计数时钟周期；
[0025]16：循环进行步骤15，当累计的周期扩展值超过所述上限值，所述分辨率调节模块发送控制信号给所述PWM信号生成模块，将累计的周期扩展值与所述上限值的差值设置到下一个周期，从而保证所述周期扩展的PWM信号比所述PWM信号周期扩展X*T
clk
，其中，T
clk
为计数时钟周期。
[0026]本专利技术提出一种提升PWM信号分辨率方法，基于所述提升PWM信号分辨率电路实
现，所述提升PWM信号分辨率方法至少包括：
[0027]21：将所述周期调整值设置为X，其中，X为小于等于所述上限值的奇数，以使得所述周期扩展的PWM信号与所述PWM信号占空比不一致；
[0028]22：将所述上升沿迟延值或所述下降沿迟延值均设置为X；
[0029]23：在所述PWM信号的第一个周期内不进行周期扩展；
[0030]24：在所述PWM信号的第二个周期扩展X*T
clk
，其中，T
clk
为计数时钟周期；
[0031]25：在所述PWM信号的第下一个周期扩展X*T
clk
，其中，下一个周期是在上一个周期的基础上扩展X*T
clk
，其中，T
clk
为计数时钟周期；
[0032]26：循环进行步骤25，当累计的周期扩展值超过所述上限值，所述分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升PWM信号分辨率电路，其特征在于，所述提升PWM信号分辨率电路至少包括：PWM信号生成模块、校准模块及分辨率调节模块，其中：所述PWM信号生成模块基于计数时钟产生PWM信号，并对计数时钟进行统计以确定所述PWM信号的占空比，当统计值超过计数时钟数量的上限值则清零然后重新统计；所述分辨率调节模块与所述PWM信号生成模块连接，基于周期调整值对所述PWM信号的周期进行扩展，生成周期扩展的PWM信号，从而提升所述PWM信号的分辨率；基于边沿迟延值控制所述PWM信号的占空比，其中，所述边沿迟延值包括上升沿迟延值与下降沿迟延值；所述校准模块与所述分辨率调节模块连接，基于所述时钟信号对所述PWM信号的边沿迟延进行校准。2.根据权利要求1所述的提升PWM信号分辨率电路，其特征在于：当所述周期扩展的PWM信号与所述PWM信号的占空比相等，则所述周期调整值设置为小于等于所述上限值的偶数，所述上升沿迟延值及所述下降沿迟延值均设置为所述周期调整值的数值一半。3.根据权利要求1所述的提升PWM信号分辨率电路，其特征在于：当所述周期扩展的PWM信号与所述PWM信号的占空比不等，则所述周期调整值为小于等于所述上限值的奇数，所述上升沿迟延值或所述下降沿迟延值设置为与所述周期调整值相等的数值。4.根据权利要求1所述的提升PWM信号分辨率电路，其特征在于：所述分辨率调节模块包括：算法控制单元、上升沿迟延结构、下降沿迟延结构及输出单元，其中：所述算法控制单元基于所述上升沿迟延值、所述下降沿迟延值及所述周期调整值输出上升沿控制信号及下降沿控制信号，基于所述周期调整值确定周期扩展的数值；所述上升沿迟延结构连接于所述算法控制单元的输出端，基于所述上升沿控制信号对所述PWM信号的上升沿进行相应的迟延操作；所述下降沿迟延结构连接于所述算法控制单元的输出端，基于所述下降沿控制信号对所述PWM信号的下降沿进行相应的迟延操作；所述输出单元连接于所述上升沿迟延结构及所述下降沿迟延结构的输出端，基于所述PWM信号的上升沿及下降沿的迟延操作结果生成与所述周期调整值对应的所述周期扩展的PWM信号。5.根据权利要求4所述的提升PWM信号分辨率电路，其特征在于：所述上升沿迟延结构包括：上升沿选择单元及N个上升沿迟延单元，其中，所述上升沿选择单元接收所述上升沿控制信号，基于所述上升沿控制信号产生上升沿迟延单元选择信号；所述上升沿迟延单元连接于所述上升沿选择单元的输出端，基于所述上升沿迟延单元选择信号选择相应数量的所述上升沿迟延单元用于迟延操作，N为小于所述上限值的自然数。6.根据权利要求5所述的提升PWM信号分辨率电路，其特征在于：每个所述上升沿迟延单元的迟延量等于其中，N为小于所述上限值的自然数，T
clk
为计数时钟周期。7.根据权利要求4所述的提升PWM信号分辨率电路，其特征在于：所述下降沿迟延结构包括：下降沿选择单元及N个下降沿迟延单元，其中，所述下降沿选择单元接收所述下降沿控制信号，基于所述下降沿控制信号产生下降沿迟延单元选择信号；所述...

【专利技术属性】
技术研发人员：戴琪林，
申请(专利权)人：华大半导体有限公司，
类型：发明
国别省市：