天线整合式封装结构制造技术

本发明专利技术提供一种天线整合式封装结构，包括第一重布线结构、第一芯片、散热结构、第二芯片以及天线结构。第一芯片位于第一重布线结构的第一侧，且电连接第一重布线结构。散热结构导热连接至第一芯片，且第一芯片位于散热结构与第一重布线结构之间。第二芯片位于第一重布线结构的相对于第一侧的第二侧，且电连接所述第一重布线结构。天线结构电连接第一重布线结构。构。构。

【技术实现步骤摘要】
天线整合式封装结构


[0001]本专利技术涉及一种天线整合式封装结构。

技术介绍

[0002]随着5G通信时代的到来，毫米波(millimeter wave)、波束成形(beam forming)与阵列天线(antenna array)的相关技术已成为了未来发展的趋势。小型基地台(small cell)可应用于5G通信，并可提升数据容量、数据传输速度及整体网络效率，故可有效地提升通信品质。为了改善小型基地台的效能，如何提升天线的效能则成为了一个重要的议题。
[0003]相位阵列天线包含多个天线单元，而这些天线单元则由芯片进行驱动；然而，现有的芯片由于封装结构的限制，使芯片产生的热能难以散出，故也影响了天线单元的效能。因此，如何提出一种封装结构，能够有效改善芯片的散热问题已成为一个刻不容缓的问题。

技术实现思路

[0004]本专利技术提供一种天线整合式封装结构，具有高散热效率的优点。
[0005]本专利技术的至少一实施例提供一种天线整合式封装结构，包括第一重布线结构、第一芯片、散热结构、第二芯片以及天线结构。第一芯片位于第一重布线结构的第一侧，且电连接第一重布线结构。散热结构导热连接至第一芯片，且第一芯片位于散热结构与第一重布线结构之间。第二芯片位于第一重布线结构的相对于第一侧的第二侧，且电连接所述第一重布线结构。天线结构电连接第一重布线结构。
[0006]本专利技术的至少一实施例提供一种天线整合式封装结构，包括第一芯片、第二芯片、第一重布线结构、第一封装层、散热结构以及天线结构。第一重布线结构位于第一芯片与第二芯片之间。第一封装层环绕第一芯片。散热结构位于第一芯片与第一封装层下方，且导热连接至第一芯片。天线结构电连接第一重布线结构。
[0007]基于上述，第一芯片与第二芯片分别位于第一重布线结构的两侧，且散热结构导热连接至第一芯片，因此，天线整合式封装结构具有高散热效率的优点。
附图说明
[0008]包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。
[0009]图1是本专利技术的一实施例的一种天线整合式封装结构的剖面示意图；
[0010]图2是本专利技术的一实施例的一种天线整合式封装结构的剖面示意图；
[0011]图3是本专利技术的一实施例的一种天线整合式封装结构的剖面示意图；
[0012]图4是本专利技术的一实施例的一种天线整合式封装结构的剖面示意图；
[0013]图5A至图5E是本专利技术的一实施例的一种天线整合式封装结构的制造方法的剖面示意图；
[0014]图6A至图6F是本专利技术的一实施例的一种天线整合式封装结构的制造方法的剖面
示意图。
[0015]附图标号说明
[0016]10,20,30,40：天线整合式封装结构；
[0017]110：第一绝缘层；
[0018]120,140,150：第一导电层；
[0019]130：第一导电孔；
[0020]210：第二绝缘层；
[0021]220,240,252：第二导电层；
[0022]230：第二导电孔；
[0023]254：导热材料；
[0024]300：第一半导体结构；
[0025]320：第一连接端子；
[0026]330：第一连接结构；
[0027]340：散热材料层；
[0028]400：第二半导体结构；
[0029]402：缓冲层；
[0030]410：重布线结构；
[0031]412：绝缘层；
[0032]414：导电层；
[0033]420：第二连接端子；
[0034]422：凸块；
[0035]424：焊料；
[0036]500：第一封装层；
[0037]500
’
,600
’
：封装材料；
[0038]510：第一底部填充材；
[0039]600：第二封装层；
[0040]602：导电通孔；
[0041]610：第二底部填充材；
[0042]700：天线结构；
[0043]710：接垫；
[0044]800：导电柱；
[0045]810：连接结构；
[0046]900：散热结构；
[0047]902：缓冲层；
[0048]1000：电路板；
[0049]1010：导电连接结构；
[0050]C：载板；
[0051]C1：第一芯片；
[0052]C2：第二芯片；
[0053]HD：散热结构；
[0054]RDL1：第一重布线结构；
[0055]RDL2：第二重布线结构；
[0056]S1：第一侧；
[0057]S2：第二侧。
具体实施方式
[0058]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0059]图1是依照本专利技术的一实施例的一种天线整合式封装结构的剖面示意图。
[0060]请参考图1，天线整合式封装结构10包括第一重布线结构RDL1、第一芯片C1、散热结构HD、第二芯片C2以及天线结构700。在本实施例中，天线整合式封装结构10还包括第一封装层500、第二封装层600以及导电柱800。
[0061]第一重布线结构RDL1具有第一侧S1以及相对于第一侧S1的第二侧S2。第一重布线结构RDL1包括至少一第一导电层以及重叠于第一导电层的至少一第一绝缘层。在本实施例中，第一重布线结构RDL1包括多个第一导电层120,140以及多个第一绝缘层110。相邻的第一导电层120,140通过第一导电孔130而彼此电连接至。在本实施例中，第一重布线结构RDL1的第一侧S1具有多个第一导电孔130，且第一重布线结构RDL1的第二侧S2具有第一导电层140。第一导电层140为第一重布线结构RDL1的最顶层导电层。
[0062]在一些实施例中，第一绝缘层110的厚度在0.5微米至20微米的范围之间。在一些实施例中，第一导电层120的厚度在0.5微米至20微米的范围之间。在一些实施例中，最顶层的第一导电层140的厚度大于或等于其他第一导电层120的厚度，但本专利技术不以此为限。
[0063]第一芯片C1位于第一重布线结构RDL1的第一侧S1，且电连接第一重布线结构RDL。在一些实施例中，多个第一芯片C1位于第一重布线结构RDL1的第一侧S1，且各自电连接第一重布线结构RDL1。在本实施例中，第一芯片C1包括第一半导体结构300、多个第一连接端子320以及至少一第一连接结构330。第一连接端子320位于第一半导体结构300的主动(有源)面，且电连接第一半导体结构300至第一重布线结构RDL1。在一些实施例中，第一连接端子32本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种天线整合式封装结构，包括：第一重布线结构；第一芯片，位于所述第一重布线结构的第一侧，且电连接所述第一重布线结构；散热结构，导热连接至所述第一芯片，且所述第一芯片位于所述散热结构与所述第一重布线结构之间；第二芯片，位于所述第一重布线结构的相对于所述第一侧的第二侧，且电连接所述第一重布线结构；以及天线结构，电连接所述第一重布线结构。2.根据权利要求1所述的天线整合式封装结构，还包括：第一封装层，环绕所述第一芯片；以及第二封装层，环绕所述第二芯片，其中所述第一封装层与所述第二封装层分别位于所述第一重布线结构的所述第一侧与所述第二侧。3.根据权利要求2所述的天线整合式封装结构，其中所述天线结构形成于所述第二封装层上，且通过所述第二封装层中的导电通孔而电连接至所述第一重布线结构。4.根据权利要求1所述的天线整合式封装结构，其中所述散热结构包括第二重布线结构，且所述第一芯片位于所述第二重布线结构与所述第一重布线结构之间。5.根据权利要求4所述的天线整合式封装结构，还包括：第一封装层，环绕所述第一芯片；以及导电柱，其中所述第一封装层环绕所述导电柱，且所述导电柱电连接所述第二重布线结构至所述第一重布线结构。6.根据权利要求4所述的天线整合式封装结构，其中所述第一重布线结构包括至少一第一导电层以及重叠于所述第一导电层的至少一第一绝缘层，所述第二重布线结构包括至少一第二导电层以及重叠于所述第二导电层的至少一第二绝缘层，其中所述第二导电层的厚度大于所述第一导电层的厚度。7.根据权利要求4所述的天线整合式封装结构，其中所述散热结构还包括：散热衬底，导热连接至所述第二重布线结构。8.根据权利要求1所述的天线整合式封装结构，其中：所述第一芯片包括：第一半导体结构；以及多个第一连接端子，电连接所述第一半导体结构至所述第一重布线结构；且所述第二芯片包括：第二半导体结构；以及多个第二连接端子，电连接所述第二半导体结构至所述第一重布线结构，其中所述第一连接端子与所述第二连接端子分别连接所述第一重布线结构的所述第一侧与所述第二侧。9.根据权利要求1所述的天线整合式封装结构，其中所述天线结构直接形成于所述第一重布线结构上，且所述天线...

【专利技术属性】
技术研发人员：邱柏凯，吴昇财，林育民，刘玟泓，林昂樱，陈昌昇，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：