针对自适应双设备数据纠正备用的地址生成制造技术

自适应双设备数据纠正备用以递增的顺序使用存储器地址。最后的备用地址被存储为存储器地址。处理器存储器事务的每个系统地址被转换成存储器地址。存储器地址被与最后的备用地址进行比较，以确定用于处理器存储器事务的错误码纠正格式。误码纠正格式。误码纠正格式。

【技术实现步骤摘要】
针对自适应双设备数据纠正备用的地址生成


[0001]本公开涉及存储器管理，特别地，涉及存储器错误管理。

技术介绍

[0002]备用技术(sparing technique)被用于抵御硬动态随机存取存储器(DRAM)故障或硬错误。硬错误指的是实体设备的错误，它使实体设备无法正常读取和/或写入，并且不同于作为间歇性故障的瞬时错误。已知的这种技术有单设备数据纠正(SDDC)、双设备数据纠正(DDDC)和自适应双设备数据纠正(ADDDC)，它们提供错误检查和纠正(ECC)，以防止在DRAM中由于硬故障而导致的存储器故障。
[0003]SDDC检查和纠正对整个单个DRAM设备造成影响的单位或多位存储器故障。DDDC提供错误检查和纠正，以防止在两个连续的DRAM设备中出现存储器故障。ADDDC可以以区块(rank)或库(bank)的粒度来实现。区块是连接到同一片选(chip select)的一组DRAM设备。库是DRAM设备内的存储器位置的阵列。
[0004]备用操作将存储器的内容复制到另一位置或复制为另一格式。备用操作的示例包括：区块备用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器，包括：备用电路，用于将最后的备用地址存储为存储器的存储器地址，将处理器存储器事务的系统地址转换为处理器存储器地址，并将所述处理器存储器地址与所述最后的备用地址进行比较，以确定用于所述处理器存储器地址的错误纠正码格式；以及反向地址解码电路，用于从所述备用电路接收所述处理器存储器地址，并将所述处理器存储器地址转换为用于进行错误记录的第二系统地址。2.根据权利要求1所述的存储器控制器，其中，所述错误纠正码格式为自适应双设备数据纠正(ADDDC)或单设备数据纠正(SDDC)。3.根据权利要求1所述的存储器控制器，其中，所述错误纠正码格式为自适应双设备数据纠正(ADDDC)，所述备用电路以递增的顺序使用存储器地址。4.根据权利要求3所述的存储器控制器，其中，所述备用电路执行基于区块的ADDDC备用。5.根据权利要求3所述的存储器控制器，其中，所述备用电路执行基于库的ADDDC备用。6.根据权利要求5所述的存储器控制器，其中，所述存储器是动态随机存取存储器。7.根据权利要求6所述的存储器控制器，其中，所述存储器地址包括行地址、列地址和库地址。8.一种由存储器控制器执行的方法，包括：在备用电路中将最后的备用地址存储为存储器的存储器地址；在所述备用电路中将处理器存储器事务的系统地址转换为处理器存储器地址；在所述备用电路中将所述处理器存储器地址与所述最后的备用地址进行比较，以确定用于所述处理器存储器地址的错误纠正码格式；以及在反向地址解码电路中将所述处理器存储器地址转换为用于进行错误记录的第二系统地址。9.根据权利要求8所述的方法，其中，所述错误纠正码格式为自适应双设备数据纠正(ADDDC)或单设备数据纠正(SDDC)。10.根据权利要求8所述的方法，其中，所述错误纠正码格式为自适应双设备数据纠正(ADDDC)，所...

【专利技术属性】
技术研发人员：凌静，斯里尼瓦斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：