一种静态模拟集成电路版图分析方法技术

本发明专利技术涉及电路失配分析技术领域，具体为一种静态模拟集成电路版图分析方法，本方案首先通过寄生参数提取由集成电路版图生成对应的仿真网表，再由仿真网表构建反映电路拓扑结构的器件

【技术实现步骤摘要】
一种静态模拟集成电路版图分析方法


[0001]本专利技术涉及电路失配分析
，特别涉及一种静态模拟集成电路版图分析方法。

技术介绍

[0002]在集成电路的实际生产制造过程中，由于每个加工步骤都存在不确定性，所以最终的物理实现值与名义上的设计值往往并不相同，而这种生产不确定性导致的绝对偏差值可能会高达20%。并且，因为每个元件的具体偏差程度无法预测，所以电路的性能如果仅取决于单个器件的参数值，则最终电路实际表现出的性能可能与预期设计值发生显著偏离。而区别于绝对偏差，在一次制造过程中同类型元件参数值的偏差称之为相对偏差，相对偏差通过合理地设计和版图设计可以使其不匹配的程度降至1%
‑
0.1%。因此，为了让最终物理所实现的电路性能接近理想设计值，所以会尽可能地减小同类型器件的不匹配程度。
[0003]为此，在现有的模拟IC设计流程中，设计师通常会创建电路的原理图（schematic）和布局（layout）来进行LVS（layout
‑
versus
‑
schematic）验证，通过检查所有器件是否正确连接，以及物理布局中每个器件的电气特性是否与原理图中对应器件的电器特性相匹配，来确保电路原理图和物理布局之间没有不匹配或错误存在。
[0004]现在的检查手段通常是采用目视检查，目视检查依赖于设计师识别版图中图案的能力，但是在面对复杂电路时设计师往往无法快速准确地识别出结构对称的元器件，更难以对电路失配情况进行准确判断，因此这种方法在应用于复杂电路时往往不太有效。

技术实现思路

[0005]针对现有技术中所存在的不足，本专利技术提供了一种静态模拟集成电路版图分析方法，其解决了现有技术中存在的目视检查法难以在复杂电路中对电路失配情况进行准确判断的问题。
[0006]为了达到上述目的，本申请提供如下技术方案：一种静态模拟集成电路版图分析方法，包括步骤：S1：提取设计电路的原理图与布局的寄生参数，获得对应的仿真网表net_1和net_2；S2：识别仿真网表net_1和net_2构建反映电路拓扑结构的器件
‑
结点超图结构netgraph_1和netgraph_2；S3：根据超图结构建立与netgraph_1和netgraph_2对应的待分析列表devs_list_1和devs_list_2，待分析列表中包括器件组和电路结构；S4：计算所有器件组端口之间RC网络的频率特性，并对devs_list_1和devs_list_2中的器件组进行逐个匹配，通过比对频率特性来判断器件组是否存在失配；所述步骤S4中，RC网络的频率特性计算包括步骤：S401：在RC网络i端口设置独立AC单位电源流；
S402：对每个RC网络进行频率扫描；S403：每个频率点存储j端口的结点电压值分析获取频率
‑
阻抗列表。
[0007]本专利技术的原理及优点在于：现有技术中，用户通常采用目视检查的方式来判断电路是否失配，但目视检查带有十分明显的主观性，不仅检查质量因人而异，并且检查结果也容易受检查人员的经验以及眼睛的疲劳影响，检查效率低下。
[0008]故本方案中，首先通过寄生参数提取工具由原理图和布局生成对应的仿真网表，再由仿真网表构建反映电路拓扑结构的器件
‑
结点超图结构，使得器件与结点之间的连接关系能够明确显示。之后通过控制各个器件组端口之间RC网络的频率,使其显露出各自的频率特性。此时在RC网络i端口设置独立AC单位电源流，对局部网络进行AC分析，即可获得不同频率下j端口的电压值，从而分析获取频率
‑
阻抗列表，之后通过比对待分析列表中的器件组在i端口的结点的阻抗即可对电路失配情况进行判断。因此，本方案通过自动分析模拟集成电路版图，实现了对版图布局和原理图设计之间的特征差异的自动分析判断，提高了对电路失配检查的可靠性，提高了版图布局的设计效率。
[0009]优选地，所述步骤S4中，RC网络的频率特性计算还包括步骤：S404：根据公式（1）计算得出不同频率点下，该RC网络在i和j两个端口之间的阻抗，公式（1）如下所示：（1）其中，为阻抗大小，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的阻抗来判断器件是否失配。
[0010]优选地，所述步骤S4中，RC网络的频率特性计算还包括步骤：S405：根据公式（2）计算得出不同频率点下，该RC网络在i和j两个端口之间的相位差，公式（2）如下所示：（2）其中，为阻抗的相位，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的相位差来判断器件是否失配。
[0011]优选地，所述步骤S3中，待分析列表的建立包括步骤：S301：判断是否预设有devs_list_1，若预设有devs_list_1，则在netgraph_1中检测目标器件组；若没有预设devs_list_1或未检测到目标器件组，则在netgraph_1中自动寻找需要匹配的电路结构并生成devs_list_1；S302：根据devs_list_1中的器件组名称在netgraph_2中找到相应的器件组并形成devs_list_2。
[0012]有益效果：通过对同频点下器件组的阻抗和相位差进行比对，从多个角度对电路失配情况进行分析，提高了电路失配情况分析的准确性。
[0013]优选地，所述步骤S301中，电路结构的寻找规则为：根据需要匹配的电路结构以有源器件任意端口开始去遍历周边结构，在遇到目标器件结构时开始递归的广度优先遍历，在遇见新的有源器件或地时终止遍历，将遇见的有源器件记录并生成devs_list_1。
[0014]有益效果：现有的目视检查法，在对器件组进行识别时，若是处于复杂电路，设计
师往往难快速发现器件组的对称性。因此本方案中，在遇见目标器件后会第一时间对目标器件进行递归的广度优先遍历，在遇见新的有源器件或地时终止遍历，从而找出附近的有源器件，从而识别出具备对称性的器件组，实现了在复杂电路下对对称性器件组的有效识别。
[0015]优选地，所述器件
‑
结点超图结构中，每一个器件结构都包括参数序列、类型以及端口结点，端口结点数量因器件类型而异；每一个结点结构都存储有与其连接的器件链表和结点索引。
[0016]优选地，所述参数序列存储有包括宽度、长度以及面积在内的器件参数。
[0017]优选地，还包括S5：输出匹配失败的器件组。
[0018]优选地，所述S402中的频率扫描范围为1hz
‑
1Ghz。
[0019]优选地，还采用了AC扫描匹配来进行电路失配分析，包括步骤：假定给定的电流值为，可以根据公式（5）、（6）、（7）获得V和的所有传递函数组（8）：（5）式（5）中，G为电导矩阵，C为电感矩阵，j为虚数单位，ω为角频率，V为结点电压向量，I为结点电流向量；对公式（5）进行拉普拉斯变换，可得公式（6）：（6）式（6）中，s=jω，V(s)为结点电压向量的拉氏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静态模拟集成电路版图分析方法，其特征在于，包括步骤：S1：提取设计电路的原理图与布局的寄生参数，获得对应的仿真网表net_1和net_2；S2：识别仿真网表net_1和net_2构建反映电路拓扑结构的器件
‑
结点超图结构netgraph_1和netgraph_2；S3：根据超图结构建立与netgraph_1和netgraph_2对应的待分析列表devs_list_1和devs_list_2，待分析列表中包括器件组和电路结构；S4：计算所有器件组端口之间RC网络的频率特性，并对devs_list_1和devs_list_2中的器件组进行逐个匹配，通过比对频率特性来判断器件组是否存在失配；所述步骤S4中，RC网络的频率特性计算包括步骤：S401：在RC网络i端口设置独立AC单位电源流；S402：对每个RC网络进行频率扫描；S403：每个频率点存储j端口的结点电压值分析获取频率
‑
阻抗列表。2.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，所述步骤S4中，RC网络的频率特性计算还包括步骤：S404：根据公式（1）计算得出不同频率点下，该RC网络在i和j两个端口之间的阻抗，公式（1）如下所示：（1）其中，为阻抗大小，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的阻抗来判断器件是否失配。3.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，所述步骤S4中，RC网络的频率特性计算还包括步骤：S405：根据公式（2）计算得出不同频率点下，该RC网络在i和j两个端口之间的相位差，公式（2）如下所示：（2）其中，为阻抗的相位，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的相位差来判断器件是否失配。4.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，所述步骤S3中，待分析列表的建立包括步骤：S301：判断是否预设有devs_list_1，若预设有devs_list_1，则在netgraph_1中检测目标器件组；若没有预设devs_list_1或未检测到目标器件组，则在netgraph_1中自动寻找需要匹配的电路结构并生成devs_list_1；S302：根据devs_list_1中的器...

【专利技术属性】
技术研发人员：方刚，董威，顾佳栋，赵镇鑫，
申请(专利权)人：杭州四维映射软件有限公司，
类型：发明
国别省市：