【技术实现步骤摘要】
芯片检测方法和设备、存储介质及电子装置
[0001]本申请实施例涉及电子
，具体而言，涉及一种芯片检测方法和设备、存储介质及电子装置。
技术介绍
[0002]一个服务器系统中包括成百上千颗芯片，各芯片与供电线路、逻辑线路等协同配合，带动CPU、Memory、PCH等负载，最终实现系统功能。因此，保证芯片的高质量焊接、功能正常，对于服务器系统的稳健安全运行起着举足轻重的作用。而一般来说，打板工厂在焊接芯片流程时，通过X
‑
Ray等方法检测IC是否焊接成功。板卡离开产线后，若芯片被重新焊接或分析芯片故障，需要通过人工观察、借助万用表测量阻抗、上电等方法检测芯片是否存在虚焊、短路等问题。相关技术中利用人工观察法检查芯片PIN脚具有一定的局限性，往往无法准确排查异常。借助万用表测量阻抗效率较低，而直接给板卡上电的方法，存在器件烧毁的潜在风险。可见，相关技术中对于芯片的检测方法存在效率较低的问题。
[0003]针对相关技术中存在的芯片检测的效率较低的技术问题，尚未提出有效的解决方案。
专利技术内...
【技术保护点】
【技术特征摘要】
1.一种芯片检测方法，其特征在于，包括：在目标夹具与待测芯片的一组引脚已经连接的情况下，检测所述一组引脚之间的阻抗值，得到一组阻抗值；根据所述一组阻抗值，确定所述待测芯片的阻抗是否正常；在确定出所述待测芯片的阻抗正常的情况下，向所述待测芯片的第一输入引脚输入预定电压信号，并获取所述待测芯片的第一输出引脚的目标输出信号，其中，所述一组引脚包括所述第一输入引脚和所述第一输出引脚，所述目标输出信号是在输入电压信号为所述预定电压信号的情况下，所述待测芯片执行了目标功能后所输出的信号；根据所述目标输出信号确定所述待测芯片是否异常。2.根据权利要求1所述的方法，其特征在于，所述根据所述一组阻抗值，确定所述待测芯片的阻抗是否正常，包括：在所述一组引脚中的N对引脚中的各对引脚之间的阻抗值均满足与所述各对引脚对应的预定阻抗条件的情况下，确定所述待测芯片的阻抗正常，其中，所述一组阻抗值包括所述N对引脚中的各对引脚之间的阻抗值之间的阻抗值，N等于1，或，为大于或等于2的正整数。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：对所述N对引脚中的第i对引脚执行以下步骤，其中，i为大于或等于1、且小于或等于N的正整数：在所述第i对引脚是所述待测芯片中具有短路连接关系的两个引脚的情况下，确定所述第i对引脚之间的阻抗值是否为0，在所述第i对引脚之间的阻抗值为0的情况下，确定出所述第i对引脚之间的阻抗值满足所述第i对引脚对应的第i个阻抗条件，其中，所述第i个阻抗条件是指所述第i对引脚之间的阻抗值为0；或者在所述第i对引脚是所述待测芯片中具有短路连接关系的两个引脚的情况下，确定所述第i对引脚之间的阻抗值是否在第i个预定阻抗范围内，在所述第i对引脚之间的阻抗值在所述第i个预定阻抗范围内的情况下，确定出所述第i对引脚之间的阻抗值满足所述第i对引脚对应的第i个阻抗条件，其中，所述第i个阻抗条件是指所述第i对引脚之间的阻抗值在所述第i个预定阻抗范围内，所述第i个预定阻抗范围是[0,A)，或者，为[0,A]，A为大于0的正数。4.根据权利要求2所述的方法，其特征在于，所述方法还包括：对所述N对引脚中的第i对引脚执行以下步骤，其中，i为大于或等于1、且小于或等于N的正整数：在所述第i对引脚是所述待测芯片中具有开路连接关系的两个引脚的情况下，确定所述第i对引脚之间的阻抗值是否在第i个预定阻抗范围内，在所述第i对引脚之间的阻抗值在所述第i个预定阻抗范围内的情况下，确定出所述第i对引脚之间的阻抗值满足所述第i对引脚对应的第i个阻抗条件，其中，所述第i个阻抗条件是指所述第i对引脚之间的阻抗值在所述第i个预定阻抗范围内，所述第i个预定阻抗范围是大于A的正数，或，是大于或等于A的正数，或，是[A,B)，或者，是[A,B]，或，是(A,B)，或，是(A,B]，A为大于0的正数，B为大于A的正数。5.根据权利要求1所述的方法，其特征在于，所述向所述待测芯片的第一输入引脚输入预定电压信号，包括：
通过信号发生器向所述待测芯片的所述第一输入引脚输入所述预定电压信号，其中，所述信号发生器通过所述目标夹具与所述第一输入引脚连接。6.根据权利要求1所述的方法，其特征在于，所述根据所述目标输出信号确定所述待测芯片是否异常，包括：在确定出所述目标输出信号的电压值在预定电压值范围的情况下，确定所述待测芯片为正常，其中，所述预定电压值范围与所述目标功能相对应，或者，与所述目标功能和所述预定电压信号相对应；在确定出所述目标输出信号的电压值不在所述预定电压值范围的情...
【专利技术属性】
技术研发人员：郇伟伟，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。