具有高数据频宽的存储器装置制造方法及图纸

本发明专利技术提供一种具有高数据频宽的存储器装置。存储器装置包括至少一存储器芯片以及逻辑芯片。所述至少一存储器芯片各包括一存储器阵列、多个位线以及多个数据路径。所述多个数据路径分别与所述多个位线相对应。所述多个数据路径的数量等于或少于所述多个位线的数量。逻辑芯片的多个数据传输端以一对一方式与所述至少一存储器芯片的所述多个数据路径电连接。所述多个数据传输端的数量等于所述至少一存储器芯片的所述多个数据路径的总数。存储器芯片的所述多个数据路径的总数。存储器芯片的所述多个数据路径的总数。

【技术实现步骤摘要】
具有高数据频宽的存储器装置


[0001]本专利技术涉及一种存储器装置，且特别是涉及一种具有高频宽存取功能的存储器装置。

技术介绍

[0002]在现有的存储器装置中，逻辑芯片会对至少一存储器芯片进行数据存取。然而，数据存取需通过寻址、数据输入/输出缓冲等程序。因此，若要进一步提高存储器装置的效能，上述的寻址、数据输入/输出缓冲势必会限制高存储器装置的效能改善。

技术实现思路

[0003]本专利技术提供一种有高频宽存取功能的存储器装置。
[0004]本专利技术的存储器装置包括至少一存储器芯片以及逻辑芯片。所述至少一存储器芯片各包括存储器阵列、多个位线以及多个数据路径。所述多个位线耦接于存储器阵列。所述多个数据路径分别与所述多个位线相对应。所述多个数据路径的数量等于或少于所述多个位线的数量。逻辑芯片包括多个数据传输端。所述多个数据传输端以一对一方式与所述至少一存储器芯片的所述多个数据路径电连接。所述多个数据传输端的数量等于所述至少一存储器芯片的所述多个数据路径的总数。逻辑芯片通过所述多个数据传输端读取来自于所述至少一存储器芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：至少一存储器芯片，各包括：存储器阵列；多个位线，耦接于该存储器阵列；以及多个数据路径，分别与该些位线相对应，其中该些数据路径的数量等于或少于该些位线的数量；以及逻辑芯片，包括：多个数据传输端，以一对一方式与至少一存储器芯片的该些数据路径电连接，其中该些数据传输端的数量等于该至少一存储器芯片的该些数据路径的总数，并且其中该逻辑芯片通过该些数据传输端读取来自于该至少一存储器芯片的多个数据。2.如权利要求1所述的存储器装置，其中各该至少一存储器芯片还包括：感测放大器阵列，包括多个感测放大器，其中该些感测放大器各经配置以对位于该些位线中的对应位线的数据进行增益，并将被增益的该数据提供至该些数据路径中的对应数据路径。3.如权利要求2所述的存储器装置，其中：各该至少一存储器芯片还包括多个字线，该存储器阵列包括多个动态随机存取存储单元，该些动态随机存取存储单元各包括：晶体管，该晶体管的控制端耦接于该些字线中的对应字线，该晶体管的第一端耦接于该些位线中的对应位线；以及电容器，耦接于该晶体管的第二端与参考低电压之间。4.如权利要求3所述的存储器装置，其中各该至少一存储器芯片还包括：基板；以及第一层间绝缘层，覆盖该基板的第一面以及该些动态随机存取存储单元的多个晶体管，其中该些字线埋设于该基板中。5.如权利要求4所述的存储器装置，其中该第一层间绝缘层还覆盖该些感测放大器。6.如权利要求4所述的存储器装置，其中：该些位线设置于该第一层间绝缘层中，并且该些位线分别经由连接路径连接至该些感测放大器中的对应感测放大器的输入端。7.如权利要求6所述的存储器装置，其中该连接路径包括：第一通孔，该第一通孔的第一端耦接于该些位线中的该对应位线；第一连接导线，该第一连接导线的第一端耦接于该第一通孔的第二端；以及第二通孔，耦接于该第一连接导线的第二端与该对应感测放大器的输入端之间。8.如权利要求7所述的存储器装置，其中该些数据路径各包括：第三通孔，该第三通孔的第一端耦接于该对应感测放大器的输出端；第二连接导线，该第二连接导线的第一端耦接于该第三通孔的第二端；以及第四通孔，设置于该第二连接导线的第二端与该基板的第二面之间，其中该第二面接触该逻辑芯片。
9.如权利要求7所述的存储器装置，其中该第一连接导线设置于该第一层间绝缘层上。10.如权利要求7所述的存储器装置，其中各该至少一存储器芯片还包括：第二层间绝缘层，至少覆盖该第一层间绝缘层，其中该第一连接导线设置于该第二层间绝缘层上。11.如权利要求7所述的存储器装置，其中各该至少一存储器芯片还包括：第三层间绝缘层，至少覆盖该第二层间绝缘层；第四层间绝缘层，至少覆盖该第...

【专利技术属性】
技术研发人员：黄崇仁，陈俊丞，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：