芯片的制造方法、芯片、制造装置、电子设备及介质制造方法及图纸

本发明专利技术提供一种芯片的制造方法、芯片、制造装置、电子设备及介质，该方法包括：获取待制造的目标芯片的相关信息，所述相关信息包括面积约束信息、封装约束信息或工艺库信息中的至少一种；根据所述相关信息，确定所述目标芯片对应的输入输出接口单元及输入输出填料单元；控制将所述输入输出接口单元填充在所述目标芯片的预设区域内，并控制将所述输入输出填料单元填充在所述目标芯片的间隙区域内，以得到所述目标芯片，所述间隙区域为所述预设区域中各个相邻的输入输出接口单元之间的区域。该方法用以解决现有芯片的制造成本较高缺陷，实现有效减小芯片面积，从而节省该芯片的制造成本。本。本。

【技术实现步骤摘要】
芯片的制造方法、芯片、制造装置、电子设备及介质


[0001]本专利技术涉及芯片数据处理
，尤其涉及一种芯片的制造方法、芯片、制造装置、电子设备及介质。

技术介绍

[0002]随着集成电路按摩尔定律向前演进，数字集成电路设计规模和复杂度呈指数上升，因此，数字芯片物理设计的每一步，对于电子设计自动化(Electronic Design Automation，EDA)工具、工程师和计算机硬件而言都是巨大的挑战。
[0003]然而，现有的芯片具有较为复杂的设计，导致该芯片的面积较大，从而使得该芯片在制造过程中也产生了较多的制造成本。

技术实现思路

[0004]本专利技术提供一种芯片的制造方法、芯片、制造装置、电子设备及介质，用以解决现有芯片的制造成本较高缺陷，实现有效减小芯片面积，从而节省该芯片的制造成本。
[0005]本专利技术提供一种芯片的制造方法，包括：
[0006]获取待制造的目标芯片的相关信息，该相关信息包括面积约束信息、封装约束信息或工艺库信息中的至少一种；
[0007]根据该相关信息，确定该目标芯片对应的输入输出接口单元及输入输出填料单元；
[0008]控制将该输入输出接口单元填充在该目标芯片的预设区域内，并控制将该输入输出填料单元填充在该目标芯片的间隙区域内，以得到该目标芯片，该间隙区域为该预设区域中各个相邻的输入输出接口单元之间的区域。
[0009]根据本专利技术提供的一种芯片的制造方法，该控制将该输入输出接口单元填充在该目标芯片的预设区域内，包括：根据该相关信息，确定该目标芯片对应的边界坐标；根据该边界坐标，确定该预设区域；控制将该输入输出接口单元填充在该目标芯片的预设区域内。
[0010]根据本专利技术提供的一种芯片的制造方法，该根据该相关信息，确定该目标芯片对应的边界坐标，包括：根据该相关信息，确定该目标芯片上的内核区域或单元区域；将该内核区域或该单元区域中多个顶角的任一顶角作为原点，建立该目标芯片对应的坐标系，并确定该目标芯片在该坐标系下的该边界坐标。
[0011]根据本专利技术提供的一种芯片的制造方法，该控制将该输入输出接口单元填充在该目标芯片的预设区域内，包括：根据该相关信息，确定该输入输出接口单元的数量；根据该数量，控制将该输入输出接口单元填充在该目标芯片的预设区域内。
[0012]根据本专利技术提供的一种芯片的制造方法，该输入输出接口单元包括输入输出端角单元和/或输入输出边界单元。
[0013]本专利技术还提供一种芯片，包括输入输出接口单元和输入输出填料单元；
[0014]其中，该输入输出接口单元填充在该芯片的预设区域内，该输入输出填料单元填
充在该芯片的间隙区域内，该间隙区域为该预设区域中各个相邻的输入输出接口单元之间的区域。
[0015]本专利技术还提供一种芯片的制造装置，包括：
[0016]获取模块，用于获取待制造的目标芯片的相关信息，该相关信息包括面积约束信息、封装约束信息或工艺库信息中的至少一种；
[0017]处理模块，用于根据该相关信息，确定该目标芯片对应的输入输出接口单元及输入输出填料单元；控制将该输入输出接口单元填充在该目标芯片的预设区域内，并控制将该输入输出填料单元填充在该目标芯片的间隙区域内，以得到该目标芯片，该间隙区域为该预设区域中各个相邻的输入输出接口单元之间的区域。
[0018]本专利技术还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述芯片的制造方法。
[0019]本专利技术还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述芯片的制造方法。
[0020]本专利技术还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述芯片的制造方法。
[0021]本专利技术提供的芯片的制造方法、芯片、制造装置、电子设备及介质，通过获取待制造的目标芯片的相关信息，所述相关信息包括面积约束信息、封装约束信息或工艺库信息中的至少一种；根据所述相关信息，确定所述目标芯片对应的输入输出接口单元及输入输出填料单元；控制将所述输入输出接口单元填充在所述目标芯片的预设区域内，并控制将所述输入输出填料单元填充在所述目标芯片的间隙区域内，以得到所述目标芯片，所述间隙区域为所述预设区域中各个相邻的输入输出接口单元之间的区域。该方法用以解决现有芯片的制造成本较高缺陷，实现有效减小芯片面积，从而节省该芯片的制造成本。
附图说明
[0022]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本专利技术提供的芯片的制造方法的流程示意图；
[0024]图2是本专利技术提供的目标芯片的示意图之一；
[0025]图3是本专利技术提供的目标芯片的示意图之二；
[0026]图4是本专利技术提供的芯片的对比示意图；
[0027]图5是本专利技术提供的芯片的结构示意图；
[0028]图6是本专利技术提供的芯片的制造装置的结构示意图；
[0029]图7是本专利技术提供的电子设备的结构示意图。
具体实施方式
[0030]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术中的附图，对本
专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0031]需要说明的是，本专利技术实施例涉及的执行主体可以是芯片的制造装置，也可以是电子设备，可选的，该电子设备可以包括：计算机、移动终端及可穿戴设备等。
[0032]本专利技术实施例涉及的目标芯片在设计阶段，采用数模复用输入输出(Input Output，IO)接口单元，且满足预设的性能、功耗及封装等条件。
[0033]下面以电子设备为例对本专利技术实施例进行进一步地说明。
[0034]如图1所示，是本专利技术提供的芯片的制造方法的流程示意图，可以包括：
[0035]101、获取待制造的目标芯片的相关信息。
[0036]其中，相关信息可以包括但不限于：面积约束信息、封装约束信息或工艺库信息等中的至少一种。
[0037]面积约束信息指的是目标芯片对应的预设使用面积，可选的，不同的目标芯片对应的面积约束信息可以是相同的，也可以是不同的，此处不作具体限定；
[0038]封装约束信息指的是符合目标芯片的制造规则，可选的，该制造规则可以包括：形状制造规则和/或走线制造规则；不同的目标芯片对应的封装约束信息可以是相同的，也可以是不同的，此处不作具体限定；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的制造方法，其特征在于，包括：获取待制造的目标芯片的相关信息，所述相关信息包括面积约束信息、封装约束信息或工艺库信息中的至少一种；根据所述相关信息，确定所述目标芯片对应的输入输出接口单元及输入输出填料单元；控制将所述输入输出接口单元填充在所述目标芯片的预设区域内，并控制将所述输入输出填料单元填充在所述目标芯片的间隙区域内，以得到所述目标芯片，所述间隙区域为所述预设区域中各个相邻的输入输出接口单元之间的区域。2.根据权利要求1所述的方法，其特征在于，所述控制将所述输入输出接口单元填充在所述目标芯片的预设区域内，包括：根据所述相关信息，确定所述目标芯片对应的边界坐标；根据所述边界坐标，确定所述预设区域；控制将所述输入输出接口单元填充在所述目标芯片的预设区域内。3.根据权利要求2所述的方法，其特征在于，所述根据所述相关信息，确定所述目标芯片对应的边界坐标，包括：根据所述相关信息，确定所述目标芯片上的内核区域或单元区域；将所述内核区域或所述单元区域中多个顶角的任一顶角作为原点，建立所述目标芯片对应的坐标系，并确定所述目标芯片在所述坐标系下的所述边界坐标。4.根据权利要求1所述的方法，其特征在于，所述控制将所述输入输出接口单元填充在所述目标芯片的预设区域内，包括：根据所述相关信息，确定所述输入输出接口单元的数量；根据所述数量，控制将所述输入输出接口单元填充在所述目标芯片...

【专利技术属性】
技术研发人员：向怡琪，
申请(专利权)人：广州全盛威信息技术有限公司，
类型：发明
国别省市：