一种PMOS栅极驱动电路制造技术

本申请涉及电子电路技术领域，公开了一种PMOS栅极驱动电路。PMOS栅极驱动电路包括输入输出模块、控制模块、上拉提升模块；其中，输入输出模块包括电压输入端和电压输出端；控制模块包括信号输入端和信号输出端，信号输出端和电压输出端连接；控制模块被设置为在信号输入端接收到第一控制电压时，信号输出端与地导通；在信号输入端接收到第二控制电压时，控制模块断开；上拉提升模块的输入端与所述信号输入端连接，上拉提升模块的输出端和所述电压输出端连接；上拉提升模块在所述输入端接收到的所述第一控制电压转换为所述第二控制电压时，所述输出端输出上拉电压；本申请的PMOS栅极驱动电路实现PMOS的快速开关，提高了开关频率。提高了开关频率。提高了开关频率。

【技术实现步骤摘要】
一种PMOS栅极驱动电路


[0001]本申请涉及电子电路
，尤其是一种PMOS栅极驱动电路。

技术介绍

[0002]大电流PMOS管在各种开关电源和电机驱动中非常常用，一般需要使用PWM(Pulsewidthmodulation，脉冲宽度调制)等方式进行快速的开关，以达到控制通过的平均电流，开关切换的速度直接影响PMOS管上的能量损耗，影响电源或者驱动效率，若效率过低或发热过大还可能烧毁PMOS管，所以一种简单高效的PMOS栅极驱动电路显得比较有意义。
[0003]现有技术中，如图1所示，为一种PMOS驱动电路，当接收的控制电压为高平电压时，三极管Q1导通，使得输出端的电压接地，三极管Q1导通具有快速将PMOS的G极快速拉低使其快速打开的能力，但是当三极管Q1关闭时，PMOS的基极电压由电阻R3上拉提升到VCC，但是由于米勒效应等原因，其电压上升比较缓慢，超过30us，过程中PMOS有半导通状态，功耗大；并且，若电压上升较慢，则会导致开关频率低，对电感的感值和体积要求较大。

技术实现思路

[0004]为解决上述现有技术问题，本技术提供了一种PMOS栅极驱动电路，其特征在于，包括：
[0005]输入输出模块；
[0006]控制模块；
[0007]上拉提升模块；
[0008]其中，所述输入输出模块包括电压输入端和电压输出端；
[0009]所述控制模块包括信号输入端和信号输出端，所述信号输出端和所述电压输出端连接；
[0010]所述控制模块，被设置为在所述信号输入端接收到第一控制电压时，所述控制模块的信号输出端与地导通；在所述信号输入端接收到第二控制电压时，所述控制模块断开；
[0011]所述上拉提升模块的第一输入端与所述信号输入端连接，第二输入端与所述电压输入端相连，所述上拉提升模块的输出端和所述电压输出端连接；
[0012]所述上拉提升模块，被设置为在所述输入端接收到的所述第一控制电压转换为所述第二控制电压时，所述输出端输出上拉电压。
[0013]优选的，所述控制模块还包括电阻R1和三极管Q1；
[0014]所述信号输入端和所述电阻R1的一端连接，所述电阻R1的另一端与所述三级管Q1的基极连接，所述三极管Q1的发射极接地，集电极连接至所述电压输出端。
[0015]优选的，所述上拉提升模块包括电容C1、二极管D1、三极管Q2和电阻R2；
[0016]所述电容C1的一端连接至所述信号输入端，另一端与所述三极管Q2的基极和所述二极管D1的正极连接，所述二极管D1的负极和所述三极管的发射极连接，所述三级管Q2的集电极和所述三极管Q1的集电极连接，所述电阻R2的一端和所述三极管Q2的发射极连接，
所述电阻R2的另一端与所述电压输入端连接。
[0017]优选的，所述输入输出模块还包括电阻R3，所述电阻R3的一端和所述电压输入端连接，另一端和所述电压输出端连接。
[0018]优选的，所述输入输出模块还包括稳压管D2，所述稳压管D2的正极和所述电压输出端连接，所述稳压管D2的负极和所述电压输出端连接。
[0019]优选的，所述电阻R1的阻值范围为1kΩ
‑
100kΩ。
[0020]优选的，所述电阻R2的阻值范围为1Ω
‑
100Ω。
[0021]优选的，所述电阻R3的阻值范围为100Ω
‑
10kΩ。
[0022]优选的，所述电压输入端接收的电压范围为5V
‑
20V。
[0023]综上所述，本申请的有益效果体现在：
[0024]本技术的PMOS栅极驱动电路，通过控制模块，在信号输入端接收到第一控制电压时，控制模块的信号输出端与地导通，实现了快速将PMOS的G极快速拉低使其快速打开的能力；而在需要将PMOS关闭时，由于所述上拉提升模块的设置，在上拉提升模块的输入端接收到的第一控制电压转换为所述第二控制电压时，所述输出端输出上拉电压，所述上拉电压能够上拉PMOS管的G极，使得PMOS栅极驱动电路的输出端的电压的上升沿和下降沿的时间近乎相等，从而提升了开关频率。
附图说明
[0025]图1为本技术
技术介绍
提供的一种PMOS栅极驱动电路的示意图；
[0026]图2为本技术实施例所提供的一种PMOS栅极驱动电路的示意图；
[0027]图3为本技术实施例所提供的控制模块的示意图；
[0028]图4为本技术实施例所提供的上拉提升模块的示意图；
[0029]图5为本技术实施例所提供的又一种PMOS栅极驱动电路的示意图；
[0030]图6为本技术实施例所提供的又一种PMOS栅极驱动电路的示意图。
具体实施方式
[0031]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0032]实施例1：
[0033]为解决上述现有技术问题，本技术提供了一种PMOS栅极驱动电路，其特征在于，包括：
[0034]输入输出模块；
[0035]控制模块；
[0036]上拉提升模块；
[0037]其中，所述输入输出模块包括电压输入端和电压输出端；
[0038]所述控制模块包括信号输入端和信号输出端，所述信号输出端和所述电压输出端连接；
[0039]所述控制模块，被设置为在所述信号输入端接收到第一控制电压时，所述控制模块的信号输出端与地导通；在所述信号输入端接收到第二控制电压时，所述控制模块断开；
[0040]所述上拉提升模块的第一输入端与所述信号输入端连接，第二输入端与所述电压输入端相连，所述上拉提升模块的输出端和所述电压输出端连接；
[0041]所述上拉提升模块，被设置为在所述输入端接收到的所述第一控制电压转换为所述第二控制电压时，所述输出端输出上拉电压。
[0042]具体的，在本实施例中，所述PMOS栅极电路包括输入输出模块、控制模块和上拉提升模块，其中，所述控制模块包括电压输入端和电压输出端，所述电压输入端和PMOS栅极电路的输入端相连，所述电压输出端和PMOS栅极电路的输出端相连，所述电压输入端用于接收PMOS栅极电路的输入端的工作电压，所述电压输出端用于接收到的电压信号；
[0043]所述控制模块的信号输入端与所述PMOS栅极驱动电路的控制端相连，当所述信号输入端接收到第一控制电压时，此时所述控制模块的信号输出端与地导通，上拉提升模块处于断开状态，由于信号输出端和电压输出端相连，此时电压输出端所输出的电压值为0，从而使得PMOS打开；
[0044]当所述信号输入端所接收的电压从第一控制电压转换为第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PMOS栅极驱动电路，其特征在于，包括：输入输出模块；控制模块；上拉提升模块；其中，所述输入输出模块包括电压输入端和电压输出端；所述控制模块包括信号输入端和信号输出端，所述信号输出端和所述电压输出端连接；所述控制模块，被设置为在所述信号输入端接收到第一控制电压时，所述控制模块的信号输出端与地导通；在所述信号输入端接收到第二控制电压时，所述控制模块断开；所述上拉提升模块的第一输入端与所述信号输入端连接，第二输入端与所述电压输入端相连，所述上拉提升模块的输出端和所述电压输出端连接；所述上拉提升模块，被设置为在所述输入端接收到的所述第一控制电压转换为所述第二控制电压时，所述输出端输出上拉电压。2.根据权利要求1所述的PMOS栅极驱动电路，其特征在于，所述控制模块还包括电阻R1和三极管Q1；所述信号输入端和所述电阻R1的一端连接，所述电阻R1的另一端与所述三极管Q1的基极连接，所述三极管Q1的发射极接地，集电极连接至所述电压输出端。3.根据权利要求1所述的PMOS栅极驱动电路，其特征在于，所述上拉提升模块包括电容C1、二极管D1、三极管Q2和电阻R2；所述电容C1的一端连接至所述信号输入端，另一端与所述三极管Q2的基极和所述二极管D1的正极...

【专利技术属性】
技术研发人员：周龙鹏，
申请(专利权)人：成都晨电智能科技有限公司，
类型：新型
国别省市：