一种阻抗调节方法、装置、芯粒和存储介质制造方法及图纸

本发明专利技术公开了一种阻抗调节方法、装置、芯粒及存储介质，涉及芯片技术领域，包括：若确定主带信道处于源端协商状态，通过发射器和源端阻抗模块向对侧芯粒发送第一校验信号，以使对侧芯粒基于第一校验信号生成第一质量评价结果，并根据第一质量评价结果调节源端阻抗模块的阻抗值；若确定主带信道处于终端协商状态，通过接收器和终端阻抗模块接收对侧芯粒发送的第二校验信号，并根据第二校验信号生成第二质量评价结果，以根据第二质量评价结果调节终端阻抗模块的阻抗值。本发明专利技术实施例的技术方案，实现了芯粒接口中阻抗值的动态匹配，极大地提高了芯粒的兼容性，同时，减少了传输信号产生的发射，极大地提升了芯粒的信号传输质量。量。量。

【技术实现步骤摘要】
一种阻抗调节方法、装置、芯粒和存储介质


[0001]本专利技术涉及芯片
，尤其涉及一种阻抗调节方法、装置、芯粒和存储介质。

技术介绍

[0002]相比于传统芯片受到的工艺限制，芯粒(Chiplet)由于其采用先进的封装技术，打破了传统的工艺极限，实现高算力芯片的集成。为了让多个芯粒间更好的进行数据传输，采用高速的片间互联接口。
[0003]现有芯粒的接口电气参数均为固定设计，由于阻抗不匹配的原因，不同封装方式下的芯粒无法适用于不同的封装场景，例如，CEI
‑
112G
‑
XSR串行接口用于片间互联，使用场景为在封装基板上进行片间互联，不适用于在硅中介层上进行互联；AIB(高级接口总线)并行接口适用于硅中介层的互联，不适合封装基板或长距离互联。
[0004]由此，现有芯粒的兼容性较差，导致每个芯粒的适用场景受到极大限制；同时，即使是相同封装方式下的芯粒，由于制造时可能出现偏差，也可能出现阻抗不匹配的现象，由此增大了信号产生的反射，严重影响了信号传输质量。
专利技术内容
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阻抗调节方法，其特征在于，应用于芯粒，包括：响应于获取到通电启动信号，获取待调节的主带信道的工作状态；若确定所述主带信道处于源端协商状态，通过发射器和源端阻抗模块向对侧芯粒发送第一校验信号，以使所述对侧芯粒基于所述第一校验信号生成第一质量评价结果，并根据所述第一质量评价结果调节所述源端阻抗模块的阻抗值；若确定所述主带信道处于终端协商状态，通过接收器和终端阻抗模块接收所述对侧芯粒发送的第二校验信号，并根据所述第二校验信号生成第二质量评价结果，以根据所述第二质量评价结果调节所述终端阻抗模块的阻抗值。2.根据权利要求1所述的方法，其特征在于，在通过发射器和源端阻抗模块向对侧芯粒发送第一校验信号之前，还包括：通过边带信道向所述对侧芯粒发送的阻抗协商信号；在通过接收器和终端阻抗模块接收所述对侧芯粒发送的第二校验信号之前，还包括：通过边带信道获取所述对侧芯粒发送的阻抗协商信号。3.根据权利要求1所述的方法，其特征在于，所述根据所述第二校验信号生成第二质量评价结果，以根据所述第二质量评价结果调节所述终端阻抗模块的阻抗值，具体包括：若确定第二质量评价结果不符合第一预期结果，向所述对侧芯粒发送阻抗调节指令，以使所述对侧芯粒调节对侧源端阻抗模块的阻抗值，并使所述对侧芯粒在每次调节完成后再次发出第二校验信号；若确定第二质量评价结果符合第一预期结果，且不符合第二预期结果，向所述对侧芯粒发送阻抗保持指令，以使所述对侧芯粒保持对侧源端阻抗模块的阻抗值不变，以及基于调节步长调节所述终端阻抗模块的阻抗值，并在每次调节完成后向所述对侧芯粒发送校验重发指令，以使所述对侧芯粒再次发出第二校验信号；若确定第二质量评价结果符合第二预期结果，将所述终端阻抗模块的当前阻抗值作为工作阻抗值，并向所述对侧芯粒发送调节完成指令，以使所述对侧芯粒将对侧源端阻抗模块的当前阻抗值作为工作阻抗值。4.根据权利要求3所述的阻抗调节系统，其特征在于，在向所述对侧芯粒发送阻抗调节指令之后，还包括：若确定对侧芯粒已遍历对侧源端阻抗模块的全部阻抗值，且第二质量评价结果不符合第一预期结果，则基于调节步长调节所述终端阻抗模块的阻抗值，并在调节完成后向对侧芯粒再次发送阻抗调节指令；在向所述对侧芯粒发送阻抗保持指令之后，还包括：若确定已遍历所述终端阻抗模块的全部阻抗值，且第二质量评价结果不符合第二预期结果，则向所述对侧芯粒发送阻抗调节指令，以使所述对侧芯粒调节对侧源端阻抗模块的阻抗值，并使所述对侧芯粒在每次调节完成后再次发出第二校验信号。5.根据权利要求1所述的阻抗调节系统，其特征在于，所述根据所述第一质量评价结果调节所述源...

【专利技术属性】
技术研发人员：邹兴奇，邓良策，张亚林，
申请(专利权)人：上海燧原科技有限公司，
类型：发明
国别省市：