【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]于2021年12月3日提交的日本专利申请No.2021
‑
197292的公开内容(包括说明书、附图和摘要)通过引用被整体并入本文中。
[0003]本专利技术涉及半导体器件及其制造方法，尤其涉及具有在层间绝缘膜中形成的接触孔的半导体器件及其制造方法。
技术介绍
[0004]作为具有低导通电阻的IGBT(绝缘栅双极型晶体管)，沟槽栅型IGBT已被广泛使用。
[0005]下面列出了所公开的技术。
[0006][专利文件1]日本未审专利申请公开No.2013
‑
140885
[0007][专利文件2]日本未审专利申请公开No.2016
‑
225566
[0008]例如，专利文件1公开了具有GGEE结构的IGBT。在这种IGBT中，在有源单元中，在n型半导体层中形成一对沟槽，在该对沟槽内部掩埋栅电极，并且在位于该对沟槽之间的p型基极区中形成n型发射极区。而且，在无源单...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：半导体衬底，具有第一导电类型的半导体层；第二导电类型的第一杂质区，被形成在所述半导体层中，所述第二导电类型与所述第一导电类型相反；所述第一导电类型的第二杂质区，被形成在所述第一杂质区中；沟槽，贯穿所述第一杂质区和所述第二杂质区并且到达所述半导体层；栅绝缘膜，被形成在所述沟槽内部；栅电极，被形成在所述栅绝缘膜上以填充所述沟槽的内部；层间绝缘膜，被形成在所述半导体层上；接触孔，贯穿所述层间绝缘膜和所述第二杂质区并且到达所述第一杂质区；以及插塞，填充所述接触孔的内部并且被电连接到所述第一杂质区和所述第二杂质区，其中所述层间绝缘膜包括：第一绝缘膜，被形成在所述半导体层上；以及第二绝缘膜，被形成在所述第一绝缘膜上，其中所述第一绝缘膜是氧化硅膜，其中所述第二绝缘膜是BPSG膜，其中所述第二绝缘膜的厚度大于所述第一绝缘膜的厚度，其中所述接触孔由以下项形成：第一接触孔，贯穿所述第二杂质区并且到达所述第一杂质区；以及第二接触孔，被形成在所述第一绝缘膜和所述第二绝缘膜中并且与所述第一接触孔连通，以及其中所述第二接触孔的开口宽度大于所述第一接触孔的开口宽度。2.根据权利要求1所述的半导体器件，其中所述第一绝缘膜的厚度小于所述栅绝缘膜的厚度。3.根据权利要求2所述的半导体器件，其中所述第一绝缘膜的厚度等于或小于所述栅绝缘膜的厚度的一半。4.根据权利要求1所述的半导体器件，其中所述层间绝缘膜还包括在所述第一绝缘膜与所述第二绝缘膜之间的第三绝缘膜，其中所述第三绝缘膜是PSG膜，其中所述第二绝缘膜的厚度大于所述第三绝缘膜的厚度，并且其中所述第二接触孔也被形成在所述第三绝缘膜中。5.根据权利要求1所述的半导体器件，其中所述第一绝缘膜是所述栅绝缘膜的部分，并且其中被形成在所述沟槽外部的所述半导体层上的所述第一绝缘膜的厚度小于被形成在所述沟槽内部的所述栅绝缘膜的厚度。6.根据权利要求1所述的半导体器件，其中所述插塞由阻挡金属膜和导电膜的堆叠膜形成，并且其中，在所述接触孔内部，硅化物膜被形成在所述第一杂质区的上表面和侧表面上，所述硅化物膜是被包含在所述阻挡金属膜中的金属材料与硅的合金膜。
7.一种制造半导体器件的方法，包括：(a)制备半导体衬底，所述半导体衬底具有第一导电类型的半导体层；(b)在所述半导体层中形成沟槽；(c)在所述沟槽内部形成栅绝缘膜；(d)在所述栅绝缘膜上形成栅电极以填充所述沟槽的内部；(e)在所述半导体层上形成所述第一绝缘膜；(f)在所述半导体层中形成第二导电类型的第一杂质区，所述第二导电类型与所述第一导电类型相反；(g)在所述第一杂质区中形成所述第一导电类型的第二杂质区；(h)在所述第一绝缘膜上形成第二绝缘膜，由此在所述半导体层上形成包括所述第二绝缘膜和所述第一绝缘膜的层间绝缘膜，所述第二绝缘膜的厚度大于所述第一绝缘膜的厚度；(i)形成接触孔，所述接触孔贯穿所述层间绝缘膜和所述第二杂质区并且到达所述第一杂质区；以及(j)形成与所述第一杂质区和所述第二杂质区电连接的插塞，以填充所述接触孔的内部，其中所述第一绝缘膜是氧化硅膜，其中所述第二绝缘膜是BPSG膜，并且其中所述(i)包括：(i1)在所述第二绝缘膜、所述第一绝缘膜、所述第二杂质区和所述第一杂质...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。