基于TICER算法的大规模RC网络等效缩减方法技术

本发明专利技术公开了一种基于TICER算法的大规模RC网络等效缩减方法，属于集成电路设计领域。采用改进后的TICER算法对电容电阻网络进行等效缩减，包括是“重要”节点、“非重要”节点评价保持与合并；耦合电容自适应合并；耦合电容阈值界定；电阻自适应合并等。本发明专利技术通过耦合电容按节点连接电导关系自适应分配给连接节点，避免了原始TICER算法在稠密网络下新增电阻电容数目大规模增长的问题，并根据不同网表自适应确定保留耦合电容阈值，对小耦合电容接地处理，改善原始TICER算法小耦合电容数目大规模增长的问题，实现了能根据不同网表情况自适应的保证节点压缩率和电容、电阻压缩率的效果。电阻压缩率的效果。电阻压缩率的效果。

【技术实现步骤摘要】
基于TICER算法的大规模RC网络等效缩减方法


[0001]本专利技术属于集成电路设计领域，尤其涉及基于TICER算法的大规模RC网络等效缩减方法。

技术介绍

[0002]随着工艺制程的不断进步，单位面积上集成的晶体管数目不断增加，一个集成电路设计中的晶体管数目可能达到上亿以上的规模，随之带来的不同晶体管间的耦合电容、晶体管互连线之间的耦合电容、晶体管自身G
‑
S
‑
D之间的耦合电容效应已经越专利技术显，其产生的额外延迟甚至可能影响到时序仿真。
[0003]因此，大规模芯片设计需要进行寄生参数提取等手段来对耦合电容效应进行分析。得到寄生参数提取后的网表，才能对后端时序、功耗等进行尽可能准确地仿真，来排除流片遇到的各种风险。由于需要尽可能完整地考虑到所有耦合电容、线电阻等对于设计的影响，往往提高寄生参数提取精度意味着更大的网表规模。因此，寄生参数提取后的网表往往是非常巨大的，巨大的网表表征着一个节点规模、电容电阻数目上千万甚至上亿的RC网络。
[0004]寄生参数提取后的RC网络在随着工艺持续迭代的情况下会呈现几何级的增长，网表的尺寸也会持续增长。对于如此巨大的网表表征的RC网络，后端时序工具、功耗工具直接进行以非线性微分方程为主的计算代价是比较巨大的。尤其对于全芯片级别设计提取的参数网络直接进行仿真一般由于内存、时间消耗过大，是无法直接完成的。这个瓶颈限制了业界许多仿真工具的轻量化、快速化、甚至严重的是无法完成大规模电路的完整仿真。
[0005]因此，业界提出了模型缩减的方法来等效压缩网表，在不影响时序仿真的前提下尽可能地缩减RC网络，具体体现为减少节点、电容、电阻数目，同时时序仿真信号线上缩减前后的延迟偏差在可控范围内，来得到一个几乎完全等效的、轻量化的、小规模的网表，从而实现仿真速度加速。
[0006]传统的TICER方法在对节点压缩表现较佳的同时，其对于比较稠密的网络(中间将被删除的节点node连接十分多的节点)会产生很多的新增电容和新增电阻，大多情况下虽然节点压缩率比较高，但是电容电阻数目不减反增，这会导致后续仿真时间、复杂度也不减反增，算法就会失去意义。

技术实现思路

[0007]本专利技术公开了一种基于TICER算法的大规模RC网络等效缩减方法。其对TICER算法在大多情况下只对节点有效压缩、电容电阻不减反增的情况有了较大程度上的改善，使得在大多情况下的RC网络经过此方法表现出节点、电阻、电容均有良好的压缩率，且压缩前后网表经过spice仿真timing delay在1～2％以内。
[0008]本专利技术解决其技术问题所采用的技术方案如下：
[0009]一种基于TICER算法的大规模RC网络等效缩减方法，包括以下步骤：
[0010]步骤(1)，对原始网表文件进行解析，将具备连接关系的两个元器件之间的连接点作为网络节点，得到原始电容电阻网络，并标记原始电容电阻网络中的重要节点，其余为非重要节点；
[0011]步骤(2)，将原始电容电阻网络划分为若干条由电阻连接起来的net部分，每一条net中的一个或多个节点通过耦合电容与其他net连接，且每一条net中至少一个节点连接对地电容；
[0012]步骤(3)，针对原始电容电阻网络中的每条net，设置保留耦合电容值下限cMin；
[0013]步骤(4)，遍历原始电容电阻网络中的所有节点，若节点连接电阻的阻值小于预设的电阻阈值，则删除该电阻，将该电阻两端连接的两个节点合并；
[0014]步骤(5)，遍历所有非重要节点，计算每一个非重要节点的时间常数，若时间常数小于预设的时间常数阈值，则对该节点连接的电容电阻进行再分配，并删除该节点；
[0015]步骤(6)，遍历所有未删除节点，若节点连接耦合电容的电容值小于其所在net的保留耦合电容值下限cMin，则对该耦合电容对地处理；
[0016]步骤(7)，遍历所有未删除节点，若节点连接耦合电容的电容值小于预设的电容阈值，且该节点还存在其他耦合电容时，则将小于阈值的耦合电容与该节点连接的其他耦合电容合并；若该节点不存在其他耦合电容时，则将小于阈值的耦合电容与连接该节点所在的net的其他耦合电容合并；
[0017]步骤(8)，遍历所有未删除节点及其电容电阻连接关系，作为压缩后的电容电阻网络，并转换成压缩后的网表文件。
[0018]进一步的，所述的步骤(3)具体为：针对原始电容电阻网络中的每条net，随时抽取K个连接该net的耦合电容，将抽取得到的耦合电容按照电容值升序排列，将第K*1/2
n
向上取整位置处的电容值设为cMin。
[0019]进一步的，所述的非重要节点的时间常数计算公式为：
[0020][0021]式中，rc
N
表示节点N的时间常数，c
kN
表示节点N连接的第k个电容的电容值，M1为节点N连接的电容数量；g
kN
表示节点N连接的第k的电阻的电导值，M2为节点N连接的电阻数量；由于节点至少连接一个电容或者电阻，因此M1+M2≥M，M表示与该节点相连接的总节点数。
[0022]进一步的，所述的步骤(5)中，删除节点之前需要对该节点连接的电容电阻进行再分配，具体为：
[0023]从该节点连接的所有未删除电阻中随机选取X个电阻，并将X个电阻的电导记为(G
1N
,G
2N
,
…
,G
kN
,
…
,G
XN
)，其中，G
XN
表示筛选出的与节点N连接的第X个电阻的电导值，G
kN
表示筛选出的与节点N连接的第k个电阻的电导值；在该节点连接的两个节点之间新增电阻，新增电阻的电导值为：
[0024][0025]式中，Gij表示在待删除的节点N相连的节点i、j之间新增电阻的电导值，giN表示位于节点N与节点i之间的电阻的电导值，gjN表示位于节点N与节点j之间的电阻的电导值；
[0026]遍历该节点连接的所有耦合电容，将每一个耦合电容值分配到与节点N相连的X个节点上，即在该节点连接的两个节点之间新增耦合电容，新增耦合电容的电容值为：
[0027][0028]式中，Cij表示在待删除的节点N相连的节点i、j之间新增耦合电容的电容值，ciN表示与待删除的节点N连接的第i个耦合电容的电容值。
[0029]进一步的，所述的对地处理为：将该耦合电容删除，并将该耦合电容的电容值分配到该节点所在net的对地电容中。
[0030]本专利技术具备的有益成果：本专利技术通过耦合电容按节点连接电导关系自适应分配给连接节点，避免了原始TICER算法在稠密网络下新增电阻电容数目大规模增长的问题，并根据不同网表自适应确定保留耦合电容阈值，对小耦合电容接地处理，改善原始TICER算法小耦合电容数目大规模增长的问题，实现了能根据不同网表情况自适应的保证节点压缩率和电容、电阻压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于TICER算法的大规模RC网络等效缩减方法，其特征在于，包括以下步骤：步骤(1)，对原始网表文件进行解析，将具备连接关系的两个元器件之间的连接点作为网络节点，得到原始电容电阻网络，并标记原始电容电阻网络中的重要节点，其余为非重要节点；步骤(2)，将原始电容电阻网络划分为若干条由电阻连接起来的net部分，每一条net中的一个或多个节点通过耦合电容与其他net连接，且每一条net中至少一个节点连接对地电容；步骤(3)，针对原始电容电阻网络中的每条net，设置保留耦合电容值下限cMin；步骤(4)，遍历原始电容电阻网络中的所有节点，若节点连接电阻的阻值小于预设的电阻阈值，则删除该电阻，将该电阻两端连接的两个节点合并；步骤(5)，遍历所有非重要节点，计算每一个非重要节点的时间常数，若时间常数小于预设的时间常数阈值，则对该节点连接的电容电阻进行再分配，并删除该节点；步骤(6)，遍历所有未删除节点，若节点连接耦合电容的电容值小于其所在net的保留耦合电容值下限cMin，则对该耦合电容对地处理；步骤(7)，遍历所有未删除节点，若节点连接耦合电容的电容值小于预设的电容阈值，且该节点还存在其他耦合电容时，则将小于阈值的耦合电容与该节点连接的其他耦合电容合并；若该节点不存在其他耦合电容时，则将小于阈值的耦合电容与连接该节点所在的net的其他耦合电容合并；步骤(8)，遍历所有未删除节点及其电容电阻连接关系，作为压缩后的电容电阻网络，并转换成压缩后的网表文件。2.根据权利要求1所述的基于TICER算法的大规模RC网络等效缩减方法，其特征在于，所述的步骤(3)具体为：针对原始电容电阻网络中的每条net，随时抽取K个连接该net的耦合电容，将抽取得到的耦合电容按照电容值升序排列，将第K*1/2
n
向上取整位置处的电容值设为cMin。3.根据权利要求1所述的基于TICER算法的大规模RC网络等效缩减方法，其特征在于，所述的非重要节...

【专利技术属性】
技术研发人员：丁勇，丁越雷，
申请(专利权)人：浙江大学，
类型：发明
国别省市：