【技术实现步骤摘要】
基于TICER算法的大规模RC网络等效缩减方法
[0001]本专利技术属于集成电路设计领域,尤其涉及基于TICER算法的大规模RC网络等效缩减方法。
技术介绍
[0002]随着工艺制程的不断进步,单位面积上集成的晶体管数目不断增加,一个集成电路设计中的晶体管数目可能达到上亿以上的规模,随之带来的不同晶体管间的耦合电容、晶体管互连线之间的耦合电容、晶体管自身G
‑
S
‑
D之间的耦合电容效应已经越专利技术显,其产生的额外延迟甚至可能影响到时序仿真。
[0003]因此,大规模芯片设计需要进行寄生参数提取等手段来对耦合电容效应进行分析。得到寄生参数提取后的网表,才能对后端时序、功耗等进行尽可能准确地仿真,来排除流片遇到的各种风险。由于需要尽可能完整地考虑到所有耦合电容、线电阻等对于设计的影响,往往提高寄生参数提取精度意味着更大的网表规模。因此,寄生参数提取后的网表往往是非常巨大的,巨大的网表表征着一个节点规模、电容电阻数目上千万甚至上亿的RC网络。
[0004]寄生参数提取后的RC ...
【技术保护点】
【技术特征摘要】
1.一种基于TICER算法的大规模RC网络等效缩减方法,其特征在于,包括以下步骤:步骤(1),对原始网表文件进行解析,将具备连接关系的两个元器件之间的连接点作为网络节点,得到原始电容电阻网络,并标记原始电容电阻网络中的重要节点,其余为非重要节点;步骤(2),将原始电容电阻网络划分为若干条由电阻连接起来的net部分,每一条net中的一个或多个节点通过耦合电容与其他net连接,且每一条net中至少一个节点连接对地电容;步骤(3),针对原始电容电阻网络中的每条net,设置保留耦合电容值下限cMin;步骤(4),遍历原始电容电阻网络中的所有节点,若节点连接电阻的阻值小于预设的电阻阈值,则删除该电阻,将该电阻两端连接的两个节点合并;步骤(5),遍历所有非重要节点,计算每一个非重要节点的时间常数,若时间常数小于预设的时间常数阈值,则对该节点连接的电容电阻进行再分配,并删除该节点;步骤(6),遍历所有未删除节点,若节点连接耦合电容的电容值小于其所在net的保留耦合电容值下限cMin,则对该耦合电容对地处理;步骤(7),遍历所有未删除节点,若节点连接耦合电容的电容值小于预设的电容阈值,且该节点还存在其他耦合电容时,则将小于阈值的耦合电容与该节点连接的其他耦合电容合并;若该节点不存在其他耦合电容时,则将小于阈值的耦合电容与连接该节点所在的net的其他耦合电容合并;步骤(8),遍历所有未删除节点及其电容电阻连接关系,作为压缩后的电容电阻网络,并转换成压缩后的网表文件。2.根据权利要求1所述的基于TICER算法的大规模RC网络等效缩减方法,其特征在于,所述的步骤(3)具体为:针对原始电容电阻网络中的每条net,随时抽取K个连接该net的耦合电容,将抽取得到的耦合电容按照电容值升序排列,将第K*1/2
n
向上取整位置处的电容值设为cMin。3.根据权利要求1所述的基于TICER算法的大规模RC网络等效缩减方法,其特征在于,所述的非重要节...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。