一种高压比较器电路制造技术

一种高压比较器电路，其特征在于：所述电路包括高压比较器、前馈比较器、逻辑单元、功率管和上拉电阻；其中，所述高压比较器，正相输入端和负相输入端分别与所述前馈比较器的正相输入端和负相输入端连接，以实现对于高电压的同步接收和比较；所述逻辑单元，输入端与所述高压比较器的输出端连接，用于接收所述高压比较器的输出结果并在完成逻辑判定后，将判定结果NG1发送至所述功率管N1的栅极；所述前馈比较器，输出端与所述功率管N1的栅极连接，以实现对所述功率管N1的前馈控制；所述功率管N1，漏极通过上拉电阻接入电源电压，同时作为所述高压比较器电路的输出端，源极接地。本发明专利技术方法简单、功率小、速度快。速度快。速度快。

【技术实现步骤摘要】
一种高压比较器电路


[0001]本专利技术涉及集成电路领域，更具体地，涉及一种高压比较器电路。

技术介绍

[0002]目前，高压比较器电路由于具有非常宽的电压比较范围，被广泛的应用在各种智能设备、中继器、断路器、传感器以及电池供电类产品中。通常来说，高压比较器可以包括一个高精度的比较器、逻辑单元和用于实现欠压检测的开漏输入。
[0003]当比较器的正相和负相输入端电压差降低到负向阈值以下时，该电路的输出被驱动为低电平，而当比较器的正相和负相输入端电压差升高至正向阈值以上时，该电路的输出被驱动为高电平。通过在比较器中增加抑制噪声的内置迟滞，可以确保该电路的稳定输出运行，不会引起误触发。
[0004]然而，由于高压比较器通常会被使用在电源电压幅值较高的情况下，当采用电源电压为比较器电路中的所有元件进行供电时，将会导致电路中无效功率的大幅消耗，使得电路升温较快，耗能大。
[0005]另外，当比较器中增加有内置迟滞后，比较器的输出速度将大幅降低。这导致输出至逻辑单元以及功率管的输入信号均较电源电压的建立时间有较大的延迟。这种延迟导致了逻辑单元和功率管建立稳定工作状态的不及时性，并进一步的导致了高压比较器电路的输出电压在电源电压上电后，很长一段时间难以建立有效输出。
[0006]针对这种问题，本专利技术提供了一种新的高压比较电路。

技术实现思路

[0007]为解决现有技术中存在的不足，本专利技术的目的在于，提供一种高压比较电路，通过将高压比较器的第二级和逻辑单元采用低电压进行供电，，减少了高压比较器第二级的面积和部分逻辑器件的功率消耗，且无需增加额外的元件。另外，通过增加前馈比较器，本专利技术还提高了电路的快速响应能力。
[0008]本专利技术采用如下的技术方案。
[0009]一种高压比较器电路，其中，电路包括高压比较器、前馈比较器、逻辑单元、功率管和上拉电阻；高压比较器，正相输入端和负相输入端分别与前馈比较器的正相输入端和负相输入端连接，以实现对于高电压的同步接收和比较；逻辑单元，输入端与高压比较器的输出端连接，用于接收高压比较器的输出结果并在完成逻辑判定后，将判定结果NG1发送至功率管N1的栅极；前馈比较器，输出端与功率管N1的栅极连接，以实现对功率管N1的前馈控制；功率管N1，漏极通过上拉电阻接入电源电压，同时作为高压比较器电路的输出端，源极接地。
[0010]优选的，高压比较器为二级运放结构；并且，逻辑单元的器件电压端、高压比较器中的第二级运放的电压端分别与基准电压V2连接。
[0011]优选的，逻辑单元的输入端与输出端信号反相。
[0012]优选的，当前馈比较器的输出电压为高电平时，电路输出信号的稳定时长基于前馈比较器的输出时长和功率管N1的状态切换时长确定。
[0013]优选的，当前馈比较器的输出电压为低电平时，电路输出信号与电源电压同步建立。
[0014]优选的，高压比较器中的MOS管面积大于前馈比较器中的MOS管面积。
[0015]优选的，高压比较器中第一级运放的MOS管面积大于第二级运放的MOS管面积。
[0016]本专利技术的有益效果在于，与现有技术相比，本专利技术中一种高压比较电路，能够通过将电路中的逻辑单元采用比较器的二级输入电压进行驱动，从而减少了部分逻辑器件的功率消耗，且无需增加额外的元件。另外，通过增加前馈比较器，本专利技术还提高了电路的快速响应能力。
附图说明
[0017]图1为本专利技术中一种高压比较器电路第一实施例的结构示意图；
[0018]图2为本专利技术中一种高压比较器电路第二实施例的结构示意图；
[0019]图3为本专利技术一种高压比较器电路第一实施例的输出电压随时间变化的示意图；
[0020]图4为本专利技术一种高压比较器电路第二实施例的输出电压随时间变化的示意图。
具体实施方式
[0021]下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本申请的保护范围。
[0022]图1为本专利技术中一种高压比较器电路第一实施例的结构示意图。如图1所示，一种高压比较器电路，其中，电路包括高压比较器、逻辑单元、功率管和上拉电阻；逻辑单元，输入端与高压比较器的输出端连接，用于接收高压比较器的输出结果并在完成逻辑判定后，将判定结果NG1发送至功率管N1的栅极；功率管N1，漏极通过上拉电阻接入电源电压，同时作为高压比较器电路的输出端，源极接地。
[0023]可以理解的是，本专利技术中，高压比较器对其正相输入端和负相输入端接收到的电压进行比较，并将其电压差输出至逻辑单元中，逻辑单元对该电压差的大小进行判断，以选择输出高电平或低电平。功率管接收到高电平或低电平后相应的实现导通或截止状态。当功率管处于导通状态时，功率管导通电阻远大于上拉电阻，输出电压较低，为功率管导通电阻和上拉电阻的分压，而当功率管处于截止状态时，上拉电阻远大于功率管截止电阻，输出电压较高，为上拉电阻和功率管截止电阻分压。
[0024]区别于现有技术中各个元件的连接关系，本专利技术中，为了使得逻辑单元能够尽量少的消耗电源电压提供的能量，并尽量降低逻辑单元在整体电路中的能耗占比，减少耗能所导致的温度升高，本专利技术中为逻辑单元提供了一个较低的工作电压。现有技术中，为了提供芯片中部分器件的低电压，通常采用电阻分压、基准电压生成模块等来实现，这种方式较为复杂，且电阻分压仍然无法降低功耗。为了解决上述问题，本专利技术中将逻辑单元的器件电压端V2和I1的第二级电压端接在一起。通过向电路中的该点施加一个幅度较低的基准电压，可以使得其为逻辑单元和高压比较器的第二级进行低压供电，不仅保证了高压比较器和逻辑单元的正常工作，而且使得电路总体功耗较低。
[0025]优选的，高压比较器为二级运放结构；并且，逻辑单元的器件电压端与高压比较器中的第二级运放的电压端连接。
[0026]本专利技术中的高压比较器为了提高增益，而选择了二级比较器。采用现有技术中的方法，也可以选用更多级的比较器。
[0027]图2为本专利技术中一种高压比较器电路第二实施例的结构示意图。如图2所示，本专利技术中，为了防止高压比较器的输出信号的建立过程过慢，为电路中增加了一个前馈比较器。该比较器的两个输入端与高压比较器同步接收电压信号进行比较，并将输出信号输出至功率管的栅极上。
[0028]优选的，电路包括高压比较器、前馈比较器、逻辑单元、功率管和上拉电阻；其中，高压比较器，正相输入端和负相输入端分别与前馈比较器的正相输入端和负相输入端连接，以实现对于高电压的同步接收和比较；逻辑单元，输入端与高压比较器的输出端连接，用于接收高压比较器的输出结果并在完成逻辑判定后，将判定结果NG1发送至功率管N1的栅极；前馈比较器，输出端与功率管N1的栅极连接，以实现对功率管N1的前馈控制；功率管N1，漏极通过上拉电阻接入电源电压，同时作为高压比较器电路的输出端，源极接地。
[0029]需要说明的是，由于该比较器得主要作用是前馈信号，而并非是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压比较器电路，其特征在于：所述电路包括高压比较器、前馈比较器、逻辑单元、功率管和上拉电阻；其中，所述高压比较器，正相输入端和负相输入端分别与所述前馈比较器的正相输入端和负相输入端连接，以实现对于高电压的同步接收和比较；所述逻辑单元，输入端与所述高压比较器的输出端连接，用于接收所述高压比较器的输出结果并在完成逻辑判定后，将判定结果NG1发送至所述功率管N1的栅极；所述前馈比较器，输出端与所述功率管N1的栅极连接，以实现对所述功率管N1的前馈控制；所述功率管N1，漏极通过上拉电阻接入电源电压，同时作为所述高压比较器电路的输出端，源极接地。2.根据权利要求1中所述的一种高压比较器电路，其特征在于：所述高压比较器为二级运放结构；并且，所述逻辑单元的器件电压端、所述高压比较器中的第二级运放的电压端分...

【专利技术属性】
技术研发人员：池宏韬，张利地，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：