可连续检测的双限ADC及电源管理芯片制造技术

本发明专利技术公开一种可连续检测的双限ADC及电源管理芯片，该可连续检测的双限ADC包括：电阻分压网络，用于根据接收到的计数值输出对应的上限电压值及下限电压值；时域比较器，用于在检测到外部采样电压大于上限电压值时，输出过上限信号，或者在检测到采样电压小于下限电压值时，输出过下限信号；译码器，用于在接收到的过上限信号时对初始计数值逐次递减，或在接收到的过下限信号时开始对初始计数值逐次递增，直至未接收到自时域比较器输出的过上限信号及过下限信号，输出表征采样电压的计数值；本发明专利技术旨在减小ADC的空间占用率的同时，使ADC能够及时输出转换值。够及时输出转换值。够及时输出转换值。

【技术实现步骤摘要】
可连续检测的双限ADC及电源管理芯片


[0001]本专利技术涉及模数转换器
，特别涉及一种可连续检测的双限ADC及电源管理芯片。

技术介绍

[0002]目前，模数转换器在工业、医疗、通信等行业有着广泛的应用，作为混合信号系统(特别是混合信号集成电路)中重要的组成部分，数模转换器ADC的好坏有时决定着芯片系统是否能使得整个硬件系统正确工作，根据采样后对电压的处理方式不同，数模转换器又有不同的类型，例如：flash ADC以及sar ADC等类型，传统FLASH结构的ADC具有转换速度快，精度高的特点，虽然FLASH ADC可以实现随时转换且并行输出，但随着检测位数越来越高，需要的比较器的个数也随之增加，对于一个7位的flash ADC而言，需要2^7
‑
1个比较器，大大增加了芯片的版图面积及研发成本；Sar ADC也称为逐次逼近型ADC，应用二进制搜索算法来转换值，通过从初始值向模拟电压逐渐逼近得到模拟电压的近似值，虽然Sar ADC的版图面积比FLASH ADC小，但在对模拟电压进行采集时，一旦模拟电压变化，就需要Sar本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可连续检测的双限ADC，其特征在于，包括：电阻分压网络，用于根据接收到的计数值输出对应的上限电压值及下限电压值；时域比较器，用于接入采样电压，并与所述电阻分压网络电连接，所述时域比较器用于在检测到所述外部采样电压大于上限电压值时，输出过上限信号，或者在检测到所述采样电压小于下限电压值时，输出过下限信号；译码器，分别与所述时域比较器及所述电阻分压网络电连接，所述译码器预存有初始计数值，所述译码器用于在接收到的所述过上限信号时对所述初始计数值逐次递减，或在接收到的所述过下限信号时开始对所述初始计数值逐次递增，以将递增后的计数值更新为当前计数值，并将更新后的计数值输出至所述电阻分压网络，以触发所述电阻分压网络调节所述上限电压值及所述下限电压值，直至未接收到自所述时域比较器输出的过上限信号及过下限信号，输出表征采样电压的所述计数值。2.如权利要求1所述的可连续检测的双限ADC，其特征在于，所述电阻分压网络包括：第一缓冲器，所述第一缓冲器用于接入参考电压，并将所述参考电压进行缓冲处理后输出；DAC模块，所述DAC模块与所述第一缓冲器电连接，用于根据所述参考电压及接收到的计数值，输出对应的上限电压值及下限电压值，并在接收到的计数值更新后，根据更新后的计数值调节输出的所述上限电压值及所述下限电压值。3.如权利要求2所述的可连续检测的双限ADC，其特征在于，所述DAC模块包括：多个DAC子单元，每一DAC子单元包括多个串联连接的电阻单元；行选择器，所述行选择器的多个输出端分别与多个所述DAC子单元一一对应电连接，所述行选择器还与分别与所述译码器及所述第一缓冲器分别电连接，用于根据接收到的计数值控制对应的DAC子单元工作；列选择器，所述列选择器的每一对输出端并联于一个所述DAC子单元的一个电阻单元的两端，所述列选择器还与所述译码器电连接，用于根据接收到的计数值，选择对应的电阻单元两端的电压值，作为上限电压值及下限电压值输出。4.如权利要求3所述的可连续检测的双限ADC，其特征在于，所述DAC子单元还用于接收外部电阻调节控制信号，并根据所述电阻调节控制信号调节所述电阻单元的阻值，以调节上限电压值及下限电压值之间的差值。5.如权利要求2所述的可连续检测的双限ADC，其特征在于，所述时域比较器包括：上限比较器，所述上限比较器的同相输入端用于接入外部采样电压，所述上限比较器的反相输入端用于与所述电阻分压网络电的上限输出端连接，所述上限比较器用于根据接入的上限电压值，在检测到所述外部采样电压大于所述上限电压值时，输出对应的过上限信号；下限比较器，所述下限比较器的同相输入端用于与所述电阻分压网络电的下限输出端连...

【专利技术属性】
技术研发人员：张志辉，
申请(专利权)人：辰芯半导体深圳有限公司，
类型：发明
国别省市：