一种模数转换电路和模数转换器制造技术

本发明专利技术提供一种模数转换电路和模数转换器，涉及集成电路技术领域，高位分压粗量化模块分压产生对应M位数字码的两个模拟电压并输出至低位细量化模块；低位细量化模块产生两个比较电压并输出至比较器；比较器产生结果数字量并输出至SAR LOGIC；SAR LOGIC产生新M位数字码和新L位数字码，并分别输出至高位分压粗量化模块和低位细量化模块，直至低位细量化模块产生的两个比较电压接近并满足分辨率需求，比较器停止向SAR LOGIC输出新结果数字量。本发明专利技术缩减了单电阻和电阻开关占用的物理面积，简化数字控制逻辑，模数转换器版图便于布局。能够实现高精度转换，有效位数高，单调性较好。进一步提升模数转换器小型化的可操作性，具有较高的实用性。较高的实用性。较高的实用性。

【技术实现步骤摘要】
一种模数转换电路和模数转换器


[0001]本专利技术涉及集成电路
，特别是一种模数转换电路和模数转换器。

技术介绍

[0002]目前在经典的SAR(Successive Approximation Register逐次逼近寄存器)ADC(Analog to Digital Converter模数转换器)架构中，DAC(即数模转换)模块常采用传统的电阻分压结构，所需开关和电阻数量都较多，其数字控制逻辑电路复杂，影响其转换速度。
[0003]目前的模数转换器小型化需求越发提升，各大厂商和用户均希望模数转换器越小并且转换速度、精度越高。而以16位DAC模块为例，若单纯用电阻分压结构，那么所需的开关和单电阻数量都较多，一共是需要65792个开关，65536个单电阻。如此数量的单电阻以及开关，势必占用较大的物理面积，基于65792个开关的控制逻辑也较为复杂，再加上模数转换所需的移位寄存器等其它电路结构，使得小型化变得更加困难。
[0004]因此，如何在保障模数转换器转换速度、精度高的基础上，减少单电阻和开关的数量，以缩减其占用的物理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模数转换电路，其特征在于，所述模数转换电路包括：SAR LOGIC、高位分压粗量化模块、低位细量化模块以及比较器；所述高位分压粗量化模块接收所述SAR LOGIC输出的M位数字码，分压产生对应所述M位数字码的两个模拟电压，并输出至所述低位细量化模块；所述低位细量化模块接收两个所述模拟电压、所述SRA LOGIC输出的L位数字码，以及采样电压，产生两个比较电压并输出至所述比较器；所述比较器接收两个所述比较电压，产生结果数字量并输出至所述SAR LOGIC；所述SAR LOGIC接收所述结果数字量，产生新M位数字码和新L位数字码，并分别输出至所述高位分压粗量化模块和所述低位细量化模块，直至所述低位细量化模块产生的两个所述比较电压接近并满足分辨率需求，所述比较器停止向所述SAR LOGIC输出新结果数字量；其中，所述M位数字码为对应目标位中的高M位数字码，所述L位数字码为对应所述目标位中的低L位数字码，所述目标位为所述模数转换电路进行模数转换的位数，若为N位，则N＝M+L；两个所述比较电压中第一比较电压对应粗、细量化后数模转换的结果，第二比较电压对应所述采样电压放大的结果。2.根据权利要求1所述的模数转换电路，其特征在于，所述高位分压粗量化模块包括：分压子模块和电压选择子模块；所述分压子模块接收所述M位数字码，产生奇电压和偶电压并输出至所述电压选择子模块；所述电压选择子模块接收所述奇电压和所述偶电压，结合特征位数字码选择确定出两个所述模拟电压中第一模拟电压为所述奇电压或者为所述偶电压，以及选择确定出两个所述模拟电压中第二模拟电压为所述奇电压或者为所述偶电压；其中，所述第一模拟电压为所述奇电压时，所述第二模拟电压为所述偶电压，反之亦然；所述特征位数字码为所述M位数字码中最低位的数字码。3.根据权利要求2所述的模数转换电路，其特征在于，所述分压子模块包括：多个单电阻、多个电阻开关以及多个行开关；多个所述单电阻的数量由M位决定；多个所述电阻开关的状态受控于所述M位数字码中的低位数字码；多个所述行开关的状态受控于所述M位数字码中的高位数字码；多个所述单电阻串联，以S形连接在参考电压和地电位之间；多个所述单电阻串联以S形连接形成结构对应的行数和列数由所述目标位的位数决定，每一行设有一个行开关；多个所述单电阻中每一个单电阻的两端各与一个电阻开关连接，相邻两个单电阻共用一个电阻开关；每一个单电阻通过自身两端的两个电阻开关，与该单电阻所在行的行开关一端连接，该行开关的另一端输出所述偶电压和所述奇电压。4.根据权利要求3所述的模数转换电路，其特征在于，所述M位数字码中的高位数字码对应的输出信号，决定多个所述行开关中各个行开关的通断状态；所述M位数字码中的低位数字码对应的输出信号，决定多个所述电阻开关中各个电阻
开关的通断状态；其中，每一个单电阻自身两端的两个电阻开关受控于相同的信号值，同时导通或者断开；所述M位数字码中的高位数字码通过高位译码器进行译码得到对应的输出信号；所述M位数字码中的低位数字码从二进制码译码为对应的格雷码后...

【专利技术属性】
技术研发人员：涂金生，鲁文高，陈中建，张雅聪，
申请(专利权)人：北京大学，
类型：发明
国别省市：