存内计算装置、神经网络芯片和电子设备制造方法及图纸

本公开涉及一种存内计算装置、神经网络芯片和电子设备，所述装置包括：至少一个存算单元，存算单元包括至少一个只读存储器件、读写存储器件、开关器件、控制字线、计算位线，其中，所述读写存储器件存储的控制电压用于控制所述开关器件的导通状态，以调整所述只读存储器件的控制端和所述控制字线的连接关系，所述只读存储器件的第一端接地，所述只读存储器件的第二端连接于所述计算位线；控制模块，用于：通过所述控制字线写入待操作数据；通过所述计算位线获取所述待操作数据与所述只读存储器件的存储数据的运算结果。本公开实施例可以实现高效的存内运算，并且利用只读存储器件、读写存储器件实现存算单元，可以提高存内计算装置的面积效率。的面积效率。的面积效率。

【技术实现步骤摘要】
存内计算装置、神经网络芯片和电子设备


[0001]本公开涉及集成电路
，尤其涉及一种存内计算装置、神经网络芯片和电子设备。

技术介绍

[0002]近年来，由深度神经网络实现的人工智能已被广泛使用。其中一个常见的网络架构是卷积神经网络(Convolutional Neural Network,CNN)。它在计算机视觉中发挥着成功的作用，如图像分类、物体检测、实例分割和语义分割。随着数据量和计算量的增加，冯
‑
诺依曼架构中出现了“内存墙”瓶颈。由于分离的计算单元和存储单元之间的大量数据传输，它限制了人工智能计算系统的性能和能源效率。
[0003]为了减轻内存墙的影响，最近的DNN加速器一直在积极探索内存中计算(Computing in Memory,CiM)架构，在片上内存技术的支持下，包括静态随机访问存储器(Static Random Access Memory,SRAM)和嵌入式动态随机访问存储器(embedded Dynamic Random Access Memory,eDRAM)的各种方案都旨在加速存储器阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存内计算装置，其特征在于，所述装置包括：至少一个存算单元，所述存算单元包括至少一个只读存储器件、读写存储器件、开关器件、控制字线、计算位线，其中，所述读写存储器件存储的控制电压用于控制所述开关器件的导通状态，以调整所述只读存储器件的控制端和所述控制字线的连接关系，所述只读存储器件的第一端接地，所述只读存储器件的第二端连接于所述计算位线；控制模块，连接于各个存算单元的控制字线、计算位线，用于：通过所述控制字线写入待操作数据；通过所述计算位线获取所述待操作数据与所述只读存储器件的存储数据的运算结果。2.根据权利要求1所述的装置，其特征在于，所述存算单元还包括读写位线，所述读写存储器件的控制端连接于所述控制字线，所述读写存储器件的读写端连接于所述读写位线，所述读写存储器件的数据输出端用于输出所述控制电压，其中，所述控制模块还用于：控制所述控制字线及所述读写位线的电压，以实现对所述读写存储器件中存储的控制电压的改变。3.根据权利要求2所述的装置，其特征在于，当所述只读存储器件存储
‘1’
时，所述只读存储器件的控制端通过开关器件和所述控制字线相连；或，当所述只读存储器件存储
‘0’
时，所述只读存储器件的控制端和固定电平线相连。4.根据权利要求1所述的装置，其特征在于，所述存算单元的多个只读存储器件被划分为一组或两组以上，每组只读存储器件包括至少一个只读存储器件，各组只读存储器件用于存储数据组合，其中，所述控制电压表示掩码数据，若各个只读存储器件被划分为一组，则所述掩码数据与一个存储数据组合对应；或，若各个只读存储器件被划分为两组以上，则所述掩码数据与两个以上的存储数据组合对应。5.根据权利要求4所述的装置，其特征在于，若各个只读存储器件被划分为两组以上，在相同的时间周期，所述掩码数据分别作用于各个存储数据组合；或，在不同的时间周期，所述掩码数据分别作用于相应的存储数据组合。6.根据权利要求1所述的装置，其特征在于，所述通过所述计算位线获取所述待操作数据与所述只读存储器件的存储数据的运算结果，包括：根据所述读写存储器件中存储的控制电压，控制所述开关器件是否将待...

【专利技术属性】
技术研发人员：陈一鸣，李学清，尹国栋，李旻谚，唐文骏，刘勇攀，杨华中，
申请(专利权)人：清华大学，
类型：发明
国别省市：