一种具有时间游动补偿功能的甄别电路制造技术

本发明专利技术涉及一种具有时间游动补偿功能的甄别电路，该电路包括：比较器，被配置为对输入信号进行处理输出带有“幅度

【技术实现步骤摘要】
一种具有时间游动补偿功能的甄别电路


[0001]本专利技术是关于一种具有时间游动补偿功能的甄别电路，涉及粒子探测


技术介绍

[0002]由于重要科学目标的牵引，国际上正在升级和新建大型重离子综合研究装置，例如德国FAIR、法国SPIRAL
‑
II、美国FRIB、中国HIAF等，先进的第三代放射性次级束流装置是这些大型研究装置的标配。HIAF的放射性次级束流分离装置HFRS是开展次级束物理研究的强有力工具，具有大接收度、高分辨本领、高磁刚度等特点。
[0003]随着束流强度持续提高，HFRS束线中用于粒子鉴别的探测器对前端读出电子学提出了更高要求。为了实现高计数率、高密度、大动态范围的前端读出电子学，一些内部带有缓存器的异步读写架构被逐渐提出并实现于前端读出ASIC(Application Specific Integrated Circuit)芯片中，通过内部缓存可提升对能量信号处理的最高计数率，降低对后端采样ADC通道的要求，并减小系统死时间。
[0004]由于内部缓存在完成信号去随机化和去稀疏化的同时会丢失信号的时间信息，因此需要在ASIC芯片内部为每一个能量信号打一个时间戳，以匹配对应的核事件。时间戳是利用计时器记录甄别电路输出的触发信号的时刻来获得。由于同一核事件在不同位置传感器上产生的能量沉积不同，输入前端放大器和快成型电路后输出不同幅度的信号，而对于幅度不同、上升时间相同的输入信号经过甄别电路时，会产生“幅度
‑
时间游动”效应，造成在相同阈值下输出触发信号的时刻不同，从而带来对同一个核事件分辨的误差，并且该误差随着输入信号动态范围增大而增大。因此，在高计数率、大动态范围的情况下极大地影响了对不同核事件的分辨能力。

技术实现思路

[0005]针对上述问题，本专利技术的目的是提供一种具有时间游动补偿功能的甄别电路，能够有效解决高计数率(108event/s)、大动态范围情况下甄别电路输出触发时刻不一致的问题，提高前端读出电子学对不同核事件的分辨精度。
[0006]为了实现上述专利技术目的，本专利技术采用的技术方案为：一种具有时间游动补偿功能的甄别电路，该电路包括：
[0007]比较器，被配置为对输入信号进行处理输出带有“幅度
‑
时间游动”的触发信号；
[0008]互为反向数字信号产生电路，被配置为将带有“幅度
‑
时间游动”的触发信号进行处理输出互为反向数字信号；
[0009]单端转差分电路，被配置为将所述输入信号进行处理输出差分模拟信号；
[0010]时间游动补偿电路，被配置为将所述互为反向数字信号与差分模拟信号进行处理，使得不同幅度输入信号所对应的输出信号产生不同延迟；
[0011]整形电路，被配置为对不同延迟的输出信号进行整形处理，输出补偿后的“幅度
‑
时间游动”触发信号。
[0012]所述的甄别电路，进一步地，所述输入信号为准高斯信号，所述准高斯信号是指外部前置放大器输出的指数衰减信号经过快成型电路后形成的前沿部分比后沿部分快一些的信号。
[0013]所述的甄别电路，进一步地，所述时间游动补偿电路采用半边电路等效模型，半边电路等效模型包括第一电容、第一电流源、第二电流源、第一开关和第二开关；
[0014]所述第一电容的一端连接到地，第一电容的另一端并联连接第一开关的第一端，第二开关的第一端和第一电流源的一端，所述第一开关的第二端连接供电电源，所述第一开关的第三端连接所述反向数字信号产生电路的输出端；所述第一电流源的另一端连接地，所述第二开关的第二端连接第二电流源的一端，第二电流源的另一端连接地，所述第二开关的第三端连接所述单端转差分电路的输出端。
[0015]所述的甄别电路，进一步地，所述时间游动补偿电路的具体实现电路包括第一输入管、第二输入管、第三输入管、第四输入管、第二电容、第三电容、第三电流源、第四电流源和第五电流源；
[0016]第一输入管和第二输入管的栅级分别连接所述反向数字信号产生电路的输出端，且第一输入管和第二输入管的漏极连接供电电源，第一输入管的源极相应并联连接第二电容和第三电流源的一端，第二电容和第三电流源的另一端接地；第二输入管的源极相应并联连接第三电容和第四电流源的一端，第三电容和第四电流源的另一端接地；第三输入管和第四输入管的栅级分别连接所述单端转差分电路的输出端，第三输入管漏极连接相应并联连接第二电容和第三电流源的一端；第四输入管的漏极连接相应并联连接第三电容和第四电流源的一端，第三输入管和第四输入管的源极连接第五电流源的一端，第五电流源的另一端接地。
[0017]所述的甄别电路，进一步地，所述第一输入管、第二输入管、第三输入管和第四输入管均采用NMOS管。
[0018]所述的甄别电路，进一步地，所述第一输入管和第二输入管尺寸相等，所述第三输入管和第四输入管尺寸相等。
[0019]所述的甄别电路，进一步地，所述第二电容和第三电容的容值相等。
[0020]所述的甄别电路，进一步地，所述比较器采用迟滞比较器。
[0021]所述的甄别电路，进一步地，所述甄别电路设置在一ASIC中。
[0022]本专利技术由于采取以上技术方案，其具有以下特点：
[0023]1、本专利技术提供的基于180nm CMOS工艺的具有时间游动补偿功能的甄别电路，大大降低了“幅度
‑
时间游动”，提高了事件分辨率，例如：对于一个固定阈值比较器，探测器输入的电荷信号经过前置放大器和快成型电路后转化为上升时间为30ns的准高斯信号，信号幅度从10mV
‑
1V，时间游动最大为20ns，经过时间游动补偿后，时间游动最大被控制到4ns以内，减小了时间信息的误差，加强了对于不同事件的判定。
[0024]2、本专利技术将比较器和时间游动补偿电路等设置再同一块ASIC中，相比于常用的基于片内比较器产生的触发信号和能量幅值在FPGA上进行算法修正“幅度
‑
时间游动”的方法，极大地提高了集成度同时也提高了稳定性，避免了信号在片外传输中带来的噪声和串扰等，具有很高的集成度。
[0025]综上，本专利技术具有较大的实用性和优越性，同时可以推广至双面硅条、微条气体室
等探测器中，在核与粒子物理实验探测器前端读出系统中有着广泛的应用前景。
附图说明
[0026]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。在整个附图中，用相同的附图标记表示相同的部件。在附图中：
[0027]图1为本专利技术实施例的甄别电路原理方框图(方框内部分)。
[0028]图2为本专利技术实施例中时间游动补偿模块简化模型图。
[0029]图3为本专利技术实施例的时间游动补偿模块电路图。
[0030]图4为本专利技术实施例中时间游动补偿模块工作过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有时间游动补偿功能的甄别电路，其特征在于，该电路包括：比较器，被配置为对输入信号进行处理输出带有“幅度
‑
时间游动”的触发信号；互为反向数字信号产生电路，被配置为将带有“幅度
‑
时间游动”的触发信号进行处理输出互为反向数字信号；单端转差分电路，被配置为将所述输入信号进行处理输出差分模拟信号；时间游动补偿电路，被配置为将所述互为反向数字信号与差分模拟信号进行处理，使得不同幅度输入信号所对应的输出信号产生不同延迟，其中，所述时间游动补偿电路采用半边电路等效模型，所述半边电路等效模型包括第一电容、第一电流源、第二电流源、第一开关和第二开关；所述第一电容的一端连接到地，第一电容的另一端并联连接第一开关的第一端，第二开关的第一端和第一电流源的一端，所述第一开关的第二端连接供电电源，所述第一开关的第三端连接所述反向数字信号产生电路的输出端；所述第一电流源的另一端连接地，所述第二开关的第二端连接第二电流源的一端，第二电流源的另一端连接地，所述第二开关的第三端连接所述单端转差分电路的输出端；整形电路，被配置为对不同延迟的输出信号进行整形处理，输出补偿后的“幅度
‑
时间游动”触发信号。2.根据权利要求1所述的具有时间游动补偿功能的甄别电路，其特征在于，所述输入信号为准高斯信号，所述准高斯信号是指外部前置放大器输出的指数衰减信号经过快成型电路后形成的前沿部分比后沿部分快一些的信号。3.根据权利要求1所述的具有时间游动补偿功能的甄别电路，其特征在于，所述时间游动补偿电...

【专利技术属性】
技术研发人员：千奕，杨鸣宇，蒲天磊，孙志坤，
申请(专利权)人：中国科学院近代物理研究所，
类型：发明
国别省市：