本发明专利技术公开了一种像素驱动电路及其驱动方法和调试方法。像素驱动电路包括第一数据写入模块、第二数据写入模块、第一存储模块、第二存储模块、漏电流控制模块、驱动晶体管和发光模块；第一数据写入模块用于将下拉数据电压写入第一存储模块；第二数据写入模块用于将显示数据电压写入第二存储模块和驱动晶体管；漏电流控制模块用于控制第一存储模块与第二存储模块之间的漏电流的大小，以控制第二存储模块向第一存储模块放电的时间；驱动晶体管用于根据显示数据电压产生驱动电流，根据第二存储模块向第一存储模块放电的时间控制自身导通时间；发光模块用于根据驱动电流和导通时间发光。本发明专利技术达到了提高显示面板的显示均匀性的效果。效果。效果。
【技术实现步骤摘要】
一种像素驱动电路及其驱动方法和调试方法
[0001]本专利技术实施例涉及显示
，尤其涉及一种像素驱动电路及其驱动方法和调试方法。
技术介绍
[0002]随着显示技术的发展，显示面板的应用越来越广泛，相应的对显示面板的要求也越来越高。
[0003]现有的显示面板由于制成过程中存在制成不均，导致显示面板显示不均的问题。
技术实现思路
[0004]本专利技术提供一种像素驱动电路及其驱动方法和调试方法，以实现提高显示面板的显示均匀性。
[0005]第一方面，本专利技术实施例提供了一种像素驱动电路，像素驱动电路包括：第一数据写入模块、第二数据写入模块、第一存储模块、第二存储模块、漏电流控制模块、驱动晶体管和发光模块；
[0006]所述第一数据写入模块用于将下拉数据电压写入第一存储模块；
[0007]所述第二数据写入模块用于将显示数据电压写入第二存储模块和驱动晶体管的控制端；
[0008]所述漏电流控制模块连接于所述第一存储模块与所述第二存储模块之间，所述漏电流控制模块用于在所述发光模块发光时，控制所述第一存储模块与所述第二存储模块之间的漏电流的大小，以控制所述第二存储模块向所述第一存储模块放电的时间；
[0009]所述驱动晶体管用于根据所述显示数据电压产生驱动电流，并根据所述第二存储模块向所述第一存储模块放电的时间控制自身的导通时间；
[0010]所述发光模块用于根据所述驱动电流和所述导通时间发光。
[0011]可选地，所述第一数据写入模块的控制端接入第一扫描信号，所述第一数据写入模块的第一端连接下拉数据电压写入端，所述第一数据写入模块的第二端与所述第一存储模块的第一端电连接，所述第一存储模块的第二端接地，所述第一数据写入模块用于将所述下拉数据电压写入所述第一存储模块的第一端；
[0012]所述第二数据写入模块的控制端接入第二扫描信号，所述第二数据写入模块的第一端连接显示数据电压写入端，所述第二数据写入模块的第二端与驱动晶体管的控制端电连接，所述第二数据写入模块的第二端还与所述第二存储模块的第一端电连接，所述第二存储模块的第二端与所述驱动晶体管的第一端电连接，所述第二数据写入模块用于将所述显示数据电压写入所述驱动晶体管的控制端和所述第二存储模块；
[0013]所述漏电流控制模块的控制端接入控制信号，所述漏电流控制模块的第一端与所述第一存储模块的第一端电连接，所述漏电流控制模块的第二端与所述第二存储模块的第一端电连接；
[0014]所述驱动晶体管的第一端接入第一电源信号，所述驱动晶体管的第二端与所述发光模块的第一端电连接，所述发光模块的第二端接入第二电源信号。
[0015]漏电流控制模块可以控制第一存储模块与第二存储模块之间的漏电流大小，使得可以控制第二存储模块向第一存储模块放电的时间，从而可以控制驱动晶体管的导通时间。
[0016]可选地，所述漏电流控制模块包括至少一个漏电流控制晶体管；
[0017]所述漏电流控制晶体管连接于所述第一存储模块的第一端与所述第二存储模块的第一端之间，所述漏电流控制晶体管的控制端为所述漏电流控制模块的控制端。
[0018]通过控制漏电流控制晶体管的导通和截止的数量，可以控制第一存储模块与第二存储模块之间的漏电流的大小。
[0019]可选地，所述漏电流控制模块还包括至少一个第三存储模块；
[0020]所述第三存储模块的第一端与所述漏电流控制晶体管的控制端电连接，所述第三存储模块的第二端接入所述第一电源信号。
[0021]第三存储模块与漏电流控制晶体管一一对应设置，第三存储模块可以维持漏电流控制晶体管的控制端的电位，便于使发光模块显示待显示亮度。
[0022]可选地，所述漏电流控制模块包括至少两个所述漏电流控制晶体管；
[0023]所述至少两个漏电流控制晶体管串接于所述第一存储模块的第一端与所述第二存储模块的第一端之间，每个所述漏电流控制晶体管的沟道宽长比不同。
[0024]通过控制各个漏电流控制晶体管的沟道宽长比不同，可以控制第一存储模块与第二存储模块之间的漏电流的大小。
[0025]可选地，所述漏电流控制模块包括一个漏电流控制晶体管；
[0026]所述漏电流控制晶体管连接于所述第一存储模块的第一端与所述第二存储模块的第一端之间，所述漏电流控制晶体管的控制端接入控制信号，所述漏电流控制晶体管用于在所述发光模块发光时，根据所述控制信号调节自身的沟道宽长比。
[0027]通过调节漏电流控制晶体管的沟道宽长比，可以调节漏电流控制晶体管的漏电流的大小，从而可以控制第二存储模块向第一存储模块放电的时间。
[0028]可选地，所述第一存储模块包括第一电容；
[0029]所述第一电容的第一端为所述第一存储模块的第一端，所述第一电容的第二端为所述第一存储模块的第二端；
[0030]和/或，所述第二存储模块包括第二电容；
[0031]所述第二电容的第一端为所述第二存储模块的第一端，所述第二电容的第二端为所述第二存储模块的第二端。
[0032]第一电容可以存储下拉数据电压，第二电容可以存储驱动晶体管的显示数据电压，通过控制第二电容向第一电容放电的时间，可以控制驱动晶体管的导通时间。
[0033]可选地，像素驱动电路还包括发光控制模块；
[0034]所述驱动晶体管的第二端通过所述发光控制模块与所述发光模块的第一端电连接，所述发光控制模块的控制端接入使能信号，所述发光控制模块用于根据所述使能信号控制所述发光模块发光。
[0035]发光控制模块可以控制发光模块获取驱动晶体管产生的驱动电流，从而控制发光
模块发光。
[0036]第二方面，本专利技术实施例还提供了一种像素驱动电路的驱动方法，所述驱动方法用于驱动第一方面任意所述的像素驱动电路，该像素驱动电路的驱动方法包括：
[0037]在数据写入阶段，第一数据写入模块将下拉数据电压写入第一存储模块，第二数据写入模块将显示数据电压写入第二存储模块，并写入驱动晶体管的控制端；
[0038]在发光阶段，所述驱动晶体管根据所述显示数据电压产生驱动电流，漏电流控制模块根据控制信号控制所述第一存储模块与所述第二存储模块之间的漏电流的大小，以控制所述第二存储模块向所述第一存储模块放电的时间，所述驱动晶体管根据所述第二存储模块向所述第一存储模块放电的时间控制所述驱动晶体管的导通时间，发光模块根据所述驱动电流和所述导通时间发光。
[0039]第三方面，本专利技术实施例还提供了一种像素驱动电路的调试方法，所述调试方法用于调试第一方面任意所述的像素驱动电路，所述调试方法包括：
[0040]在数据写入阶段，第一数据写入模块将参考下拉数据电压写入第一存储模块，第二数据写入模块将显示数据电压写入第二存储模块，并写入驱动晶体管的控制端；
[0041]在发光阶段，所述驱动晶体管根据所述显示数据电压产生驱动电流，漏电流控制模块根据控制信本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种像素驱动电路，其特征在于，包括：第一数据写入模块、第二数据写入模块、第一存储模块、第二存储模块、漏电流控制模块、驱动晶体管和发光模块；所述第一数据写入模块用于将下拉数据电压写入第一存储模块；所述第二数据写入模块用于将显示数据电压写入第二存储模块和驱动晶体管的控制端；所述漏电流控制模块连接于所述第一存储模块与所述第二存储模块之间，所述漏电流控制模块用于在所述发光模块发光时，控制所述第一存储模块与所述第二存储模块之间的漏电流的大小，以控制所述第二存储模块向所述第一存储模块放电的时间；所述驱动晶体管用于根据所述显示数据电压产生驱动电流，并根据所述第二存储模块向所述第一存储模块放电的时间控制自身的导通时间；所述发光模块用于根据所述驱动电流和所述导通时间发光。2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一数据写入模块的控制端接入第一扫描信号，所述第一数据写入模块的第一端连接下拉数据电压写入端，所述第一数据写入模块的第二端与所述第一存储模块的第一端电连接，所述第一存储模块的第二端接地，所述第一数据写入模块用于将所述下拉数据电压写入所述第一存储模块的第一端；所述第二数据写入模块的控制端接入第二扫描信号，所述第二数据写入模块的第一端连接显示数据电压写入端，所述第二数据写入模块的第二端与驱动晶体管的控制端电连接，所述第二数据写入模块的第二端还与所述第二存储模块的第一端电连接，所述第二存储模块的第二端与所述驱动晶体管的第一端电连接，所述第二数据写入模块用于将所述显示数据电压写入所述驱动晶体管的控制端和所述第二存储模块；所述漏电流控制模块的控制端接入控制信号，所述漏电流控制模块的第一端与所述第一存储模块的第一端电连接，所述漏电流控制模块的第二端与所述第二存储模块的第一端电连接；所述驱动晶体管的第一端接入第一电源信号，所述驱动晶体管的第二端与所述发光模块的第一端电连接，所述发光模块的第二端接入第二电源信号。3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述漏电流控制模块包括至少一个漏电流控制晶体管；所述漏电流控制晶体管连接于所述第一存储模块的第一端与所述第二存储模块的第一端之间，所述漏电流控制晶体管的控制端为所述漏电流控制模块的控制端。4.根据权利要求3所述的像素驱动电路，其特征在于，所述漏电流控制模块还包括至少一个第三存储模块；所述第三存储模块的第一端与所述漏电流控制晶体管的控制端电连接，所述第三存储模块的第二端接入所述第一电源信号。5.根据权利要求3所述的像素驱动电路，其特征在于，所述漏电流控制模块包括至少两个所述漏电流控制晶体管；所述至少两个漏电流控制晶体管串接于所述第一存储模块的第一端与所述第二存储模块的第一端之间，每个所述漏电流控制晶体管的沟道宽长比不同。6.根据权利要求1所述的像素驱动电路，其特征在于，所述漏电流控制模块包括一个漏<...
【专利技术属性】
技术研发人员：黄亚东，袁盼，
申请(专利权)人：成都辰显光电有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。