组合芯片的制备方法及组合芯片技术

本发明专利技术实施例提供一种组合芯片的制备方法及组合芯片，属于LED芯片领域。制备方法包括：对待组合外延片中的第一外延片进行处理以使第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在第二外延片键合后，对第二外延片进行处理以使第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至待组合外延片全部键合后，对最后一外延片的外延顶层进行处理以露出第一外延片的第一外延顶层、第二外延片的第二外延顶层和第三外延片的第三外延顶层；这样，将待组合的芯片键合在一个外延衬底上并将其作为一个整体进行芯片级制作，不论是尺寸多小的芯片，将其键合为一个整体后尺寸会比独立的一颗大，更易于后期的封装捡取固晶。的封装捡取固晶。的封装捡取固晶。

【技术实现步骤摘要】
组合芯片的制备方法及组合芯片


[0001]本专利技术涉及LED芯片
，具体地涉及一种组合芯片的制备方法及组合芯片。

技术介绍

[0002]近年来LED芯片行业越发蒸蒸日上，随着应用端的需求，目前LED芯片越来越向小尺寸进行发展，但是小尺寸芯片最大的问题在于后续的转移封装，由于芯粒尺寸较小，组合芯片封装困难，而且难以捡取。

技术实现思路

[0003]本专利技术实施例的目的是提供一种组合芯片的制备方法及组合芯片，用于解决上述现有技术中存在的技术问题。
[0004]为了实现上述目的，本专利技术实施例提供一种组合芯片的制备方法，包括对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在所述第二外延片键合后，对所述第二外延片进行处理，以使所述第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至所述待组合外延片全部键合完成后，对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及第三外延片的第三外延顶层；其中，所述第一外延片、所述第二外延片以及所述第三外延片包括依次层叠的外延衬底、N层、MQW层以及P层。
[0005]可选的，所述对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片，包括：分别对所述第一外延片进行光刻和刻蚀处理，获得所述第一空位；在蚀刻后的所述第一外延片的P层以及第一空位上镀Al2O3层，并对所述Al2O3层进行抛光处理以使所述Al2O3层的厚度符合键合要求，进而键合所述第二外延片。
[0006]可选的，在蚀刻后的所述第一外延片的P层以及所述第一空位上镀的Al2O3层的厚度比所述第一外延片厚，所述Al2O3层进行抛光处理后其厚度不大于500
Å
。
[0007]可选的，在键合所述第二外延片以及所述第三外延片之前，所述制备方法还包括：在所述第二外延片和所述第三外延片的N层/P层上镀Al2O3层，用于与其要键合的空位上镀的Al2O3层进行键合。
[0008]可选的，在所述对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及第三外延片的第三外延顶层之后，所述制备方法还包括：分别制作所述第一外延片、所述第二外延片以及第三外延片的Mesa；以及在所述第一外延片、所述第二外延片以及第三外延片的P层和N层制作P
‑
Pad和N
‑
Pad。
[0009]可选的，所述制备方法还包括：在所述第一外延片、所述第二外延片以及所述第三外延片的上表面蒸镀DBR层，并在所述DBR层刻蚀出相应的P
‑
Pad和N
‑
Pad导电孔；在所述DBR层表面蒸镀接触电极，其中，所述接触电极分别覆盖所述DBR层中的P
‑
Pad和N
‑
Pad导电孔以导通所述第一外延片、所述第二外延片以及第三外延片。
[0010]可选的，所述DBR层对波长范围在400nm~700nm的光有99%的反射。
[0011]可选的，在所述DBR层表面蒸镀接触电极后，所述制备方法还包括：在所述第一外延片、所述第二外延片以及所述第三外延片之间刻蚀独立切割道。
[0012]可选的，使用激光切割大切割道位置，将所述组合芯片作为一组进行分割。
[0013]可选的，所述第一外延片为蓝光外延片、所述第二外延片为绿光外延片、所述第三外延片为红光外延片。
[0014]另一方面，本专利技术提供一种组合芯片，包括：外延衬底；多个待组合的芯片，所述多个待组合芯片呈阶梯式间隔键合在所述外延衬底上。
[0015]可选的，所述多个待组合的芯片包括，蓝光芯片、绿光芯片以及红光芯片。
[0016]可选的，所述蓝光芯片键合在外延衬底上，所述绿光芯片阶梯式键合在所述蓝光芯片经刻蚀其衬底形成的第一空位的Al2O3层上，所述红光芯片阶梯式键合在所述绿光芯片经刻蚀其衬底形成的第二空位的Al2O3层上。
[0017]通过上述技术方案，将待组合的芯片键合在一个外延衬底上并将其作为一个整体进行芯片级制作，这样，不论是尺寸多小的芯片，将其键合为一个整体后尺寸会比独立的一颗大，更易于后期的封装捡取固晶。
[0018]本专利技术实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0019]图是用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术实施例，但并不构成对本专利技术实施例的限制。在附图中：图1是现有技术提供的一种外延片的结构示意图；图2是本专利技术实施例提供的一种组合芯片的制备方法实施流程图；图3是本专利技术实施例提供的一种第二外延片预处理结构示意图；图4是本专利技术实施例提供的一种第一空位填满被抛光的Al2O3示意图；图5是本专利技术实施例提供的一种绿光外延片键合在第一空位的结构示意图；图6是本专利技术实施例提供的一种在键合后的绿光外延片最表面生长抛光后的Al2O3层示意图；图7是本专利技术实施例提供的一种蓝光外延片、绿光外延片和红光外延片键合完成后的结构示意图；图8是本专利技术实施例提供的一种利用光刻和蚀刻的方式蚀刻最表面红光外延后的结构示意图；图9是本专利技术实施例提供的一种在组合芯片上制作的Mesa以及N
‑
Pad和P
‑
Pad结构示意图；图10是本专利技术实施例提供的一种在组合芯片上制作的RGB以及接触电极结构示意图；图11是本专利技术实施例提供的一种组合芯片结构示意图。
具体实施方式
[0020]以下结合附图对本专利技术实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术实施例，并不用于限制本专利技术实施例。
[0021]参阅图1所示，为现有技术提供的一种外延片的结构示意图，包括：外延衬底、P层、MQW层以及N层。
[0022]基于现有技术提供的外延片，制备组合芯片，参阅图2所示，为本专利技术实施例提供的一种组合芯片的制备方法实施流程图，具体包括以下步骤。
[0023]步骤200：对待组合外延片中的第一外延片进行处理，以使第一外延片的第一外延衬底上预留出第一空位来键合第二外延片。
[0024]具体的，在执行步骤200时，可以执行以下步骤。
[0025]S1: 分别对所述第一外延片进行光刻和刻蚀处理，获得所述第一空位。
[0026]S2: 在蚀刻后的所述第一外延片的P层以及第一空位上镀Al2O3层，并对Al2O3层进行抛光处理以使所述Al2O3层的厚度符合键合要求，进而键合所述第二外延片。
[0027]其中，在蚀刻后的所述第一外延片的P层以及所述第一空位上镀的Al2O3层的厚度比所述第一外延片厚，所述Al2O3层进行抛光处理后其厚度不大于500
Å
。
[0028]在一些实施方式中，在键合第二外延片之前，参阅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种组合芯片的制备方法，其特征在于，包括：对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在所述第二外延片键合后，对所述第二外延片进行处理，以使所述第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至所述待组合外延片全部键合完成后，对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及所述第三外延片的第三外延顶层；其中，所述第一外延片、所述第二外延片以及所述第三外延片包括依次层叠的外延衬底、N层、MQW层以及P层。2.根据权利要求1所述的制备方法，其特征在于，所述对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片，包括：分别对所述第一外延片进行光刻和刻蚀处理，获得所述第一空位；在蚀刻后的所述第一外延片的P层以及所述第一空位上镀Al2O3层，并对所述Al2O3层进行抛光处理以使所述Al2O3层的厚度符合键合要求，进而键合所述第二外延片。3.根据权利要求2所述的制备方法，其特征在于，在蚀刻后的所述第一外延片的P层以及所述第一空位上镀的Al2O3层的厚度比所述第一外延片厚，所述Al2O3层进行抛光处理后其厚度不大于500
Å
。4.根据权利要求2所述的制备方法，其特征在于，在键合所述第二外延片以及所述第三外延片之前，所述制备方法还包括：在所述第二外延片和所述第三外延片的N层/P层上镀Al2O3层，用于与其要键合的空位上镀的Al2O3层进行键合。5.根据权利要求1所述的制备方法，其特征在于，在所述对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及所述第三外延片的第三外延顶层之后，所述制备方法还包括：分别制作所述第一外延片、所述第二外延片以及第三外延片的Mesa；以及在所述第一外延片、所述第...

【专利技术属性】
技术研发人员：窦志珍，贾钊，张玉娇，胡恒广，
申请(专利权)人：东旭科技集团有限公司，
类型：发明
国别省市：