基于FPGA及DDR4的大带宽超视距雷达距离模拟装置及方法制造方法及图纸

本发明专利技术提供一种基于FPGA及DDR4的大带宽超视距雷达距离模拟装置及方法，对来自雷达的射频信号进行下变频及功率调整，得到适于采集的低中频信号；经过信号采集及预处理后得到雷达基带信号；将基带数据同时存储在FPGA的片内存储器和片外存储器中；通过延时抖动算法进行延时抖动消除；根据当前距离参数进行判别，选择适应当前距离模拟的数据；经过校正后的信号送入延时模块进行高精度延时模拟、进行多普勒频率及幅度调制、数字上变频及DA变换，得到低中频目标回波信号。本发明专利技术使得大带宽远距离雷达目标模拟系统可以使用价格更低的、存储容量更大的DDR4来配合FPGA内部存储资源来实现大带宽、远距离的目标模拟。远距离的目标模拟。远距离的目标模拟。

【技术实现步骤摘要】
基于FPGA及DDR4的大带宽超视距雷达距离模拟装置及方法


[0001]本专利技术提供一种基于FPGA及DDR4的大带宽超视距雷达距离模拟装置及方法，属于雷达


技术介绍

[0002]随着雷达技术的发展，雷达的发射波形种类越来越多、作用距离越来越远、信号带宽越来越宽，这对雷达目标模拟的难度越来越大。基于FPGA及DDR4的大带宽超视距雷达距离模拟方法可以适应各类雷达发射波形，模拟距离可从100米到10000km，适应信号带宽不小于2GHz。这使得大带宽、超视距的雷达在更丰富的虚拟场景中进行有效测试和验证。
[0003]现有目标模拟方法主要有两种，一种是光纤延迟线（FODL），一种是数字储频（DRFM）。
[0004]光纤延迟线（FODL）常用于测量雷达系统的相位噪声，以及为无线电系统和雷达系统的户外距离测试模拟可重复性信号。这些相对灵活、相位相干的小型系统将雷达的射频信号转换成光信号并借助一定长度的光纤线对其进行延迟，然后再将经过延迟的光信号重新转换成射频并引入多普勒频移后发射给雷达。
[0005]射频数字存储（DRFM）设备可用于雷达目标模拟。这类系统以数字方式处理雷达信号。射频数字存储设备下变频、滤波和数字化收到的射频信号。数字化的信号接着被保存或修改。然后此数字信号被重新转换成模拟信号，并使用下变频时相同的本振（LO）混频到射频频率。信号经过放大后被重新发射出去。
[0006]现有大带宽超视距雷达进行远距离目标模拟时若使用光纤延迟线（FODL）进行模拟，光纤延迟线能够模拟的距离范围与光纤延时线的长度相同。虽然信号带宽限制较小，但是这种方法只能模拟单一点目标在百米级别的距离。这对超视距雷达来说，无法验证其核心的功能、性能
‑‑
即超远距离探测。
[0007]现有大带宽超视距雷达进行远距离目标模拟时若使用数字储频（DRFM）进行模拟，设备输出的最远作用距离取决于FPGA的片内存储资源。现今最高性能的FPGA能够提供的片内存储资源在11.82MB，在处理2GHz带宽信号时，即使将所有资源用于距离模拟，能够模拟的最大距离不超过194km。若使用QDR存储器，一方面成本高昂，另一方面存储空间较小。这样还是无法满足常规超视距雷达4000km的作用距离的测试需求。

技术实现思路

[0008]针对上述技术问题，本专利技术提供一种基于FPGA及DDR4的大带宽超视距雷达距离模拟装置及方法，降低成本，并且保证存储空间，满足测试需求。
[0009]具体技术方案为：基于FPGA及DDR4的大带宽超视距雷达距离模拟装置，包括射频单元、中频处理单元以及主控单元；所述的射频单元，包括上变频模块、下变频模块以及本振时钟模块，用于：
a）接收雷达射频信号，并进行功率调整及下变频处理，得到适于AD采集的低中频信号；b）对中频处理单元输出的低中频信号进行上变频和功率调整等处理，得到射频回波信号；c）利用内部时钟或外部参考时钟，产生射频变频所需的本振信号，以及基带工作所需的时钟信号，并可以对外输出参考时钟。
[0010]所述的中频处理单元，用于采集低中频雷达发射信号，并进行下变频处理得到基带信号，然后进行基带回波距离、相位、幅度模拟，最后经过数字上变频及DA变换后得到低中频单点目标或面目标信号。
[0011]所述的主控单元，为装载Windows7操作系统单板计算机，其上运行系统主控软件，提供人机操作界面和设备控制，用于：a）设置仿真参数，并对整个系统的工作进程进行控制，显示当前仿真状态；b）接收来自雷达的工作模式参数，并发送给中频处理单元；c）计算点目标运动轨迹，进而计算其相对雷达的距离、速度、幅度信息，并产生相应的控制参数发送给中频处理单元。
[0012]基于FPGA及DDR4的大带宽超视距雷达距离模拟方法，包括以下步骤：S1、对来自雷达的射频信号进行下变频及功率调整，得到适于采集的低中频信号；S2、经过信号采集及预处理后（包含AD采集/ DDC/抽取等）得到雷达基带信号；S3、将基带数据同时存储在FPGA的片内存储器和片外存储器中；S4、FPGA片外存储器的数据读写由于器件存在读写延时抖动，在后续模块中通过延时抖动算法进行延时抖动消除；S5、FPGA片内存储无延时抖动，但距离模拟无法超过100千米。在后续模块中根据当前距离参数进行判别，选择适应当前距离模拟的数据；S6、经过校正后的信号送入延时模块进行高精度延时模拟；S7、对延时后的信号进行多普勒频率及幅度调制，得到雷达基带目标回波；S8、对基带目标回波进行数字上变频及DA变换，得到低中频目标回波信号；S9、最后经过上变频及功率调整后，可得到所需的射频目标回波信号。
[0013]本专利技术还提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述方法的步骤。
[0014]一种电子设备，包括：存储器，其上存储有计算机程序；处理器，用于执行所述存储器中的所述计算机程序，以实现所述方法的步骤。
[0015]与现有技术相比，本专利技术具有以下有益效果：本专利技术提供的基于FPGA及DDR4的大带宽超视距雷达距离模拟装置和方法使得大带宽远距离雷达目标模拟系统可以使用价格更低的、存储容量更大的DDR4来配合FPGA内部存储资源来实现大带宽、远距离的目标模拟。相对于价格更高、读写延时固定、存储容量小的QDR来说，DDR4成本仅为QDR的五分之一，降低了设备硬件成本，而存储容量却提高了四倍。片内无抖动延时模拟方式结合片外4GB的存储空间可以让距离模拟范围覆盖100米到10000千米，满足现有所有大带宽超视距雷达的距离模拟需求。同时极大的节约了FPGA的存
储资源，能让FPGA进行更大场景的面目标模拟，提升了系统目标模拟的真实度。而且在大带宽模拟时，也能让距离模拟精度达到了0.0625米，精度远超常规雷达0.15米分辨率的需求。
附图说明
[0016]图1是本专利技术的结构示意图；图2为实施例的矩形脉冲示意图；图3为实施例的一维距离像目标形成原理；图4是本专利技术流程图。
具体实施方式
[0017]结合附图说明本专利技术的具体技术方案。
[0018]基于FPGA及DDR4的大带宽超视距雷达距离模拟装置，主要由射频单元、中频处理单元以及主控单元组成，其功能组成框图如图1所示：1）射频单元射频单元主要由上变频模块、下变频模块以及本振时钟模块等组成，其功能主要包括：a）接收雷达射频信号，并进行功率调整及下变频处理，得到适于AD采集的低中频信号；b）对中频处理单元输出的低中频信号进行上变频和功率调整等处理，得到射频回波信号；c）利用内部时钟或外部参考时钟，产生射频变频所需的本振信号，以及基带工作所需的时钟信号，并可以对外输出参考时钟。
[0019]2）中频处理单元中频处理单元主要用于采集低中频雷达发射信号，并进行下变频处理得到基带信号，然后进行基带回波距离、相位、幅度模拟，最后经过数字上变频及DA变换后得到低中频单点目标或面目标信号。
[0020]3）主控单元主控单元为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于FPGA及DDR4的大带宽超视距雷达距离模拟装置，其特征在于，包括射频单元、中频处理单元以及主控单元；所述的射频单元，包括上变频模块、下变频模块以及本振时钟模块，用于：a）接收雷达射频信号，并进行功率调整及下变频处理，得到适于AD采集的低中频信号；b）对中频处理单元输出的低中频信号进行上变频和功率调整等处理，得到射频回波信号；c）利用内部时钟或外部参考时钟，产生射频变频所需的本振信号，以及基带工作所需的时钟信号，并可以对外输出参考时钟；所述的中频处理单元，用于采集低中频雷达发射信号，并进行下变频处理得到基带信号，然后进行基带回波距离、相位、幅度模拟，最后经过数字上变频及DA变换后得到低中频单点目标或面目标信号；所述的主控单元，为装载Windows7操作系统单板计算机，其上运行系统主控软件，提供人机操作界面和设备控制，用于：a）设置仿真参数，并对整个系统的工作进程进行控制，显示当前仿真状态；b）接收来自雷达的工作模式参数，并发送给中频处理单元；c）计算点目标运动轨迹，进而计算其相对雷达的距离、速度、幅度信息，并产生相应的控制参数发送给中频处理单元。2.基于FPGA及DDR4的大带宽超视距雷...

【专利技术属性】
技术研发人员：王念健，王涛，朱剑平，
申请(专利权)人：北京中科睿信科技有限公司，
类型：发明
国别省市：