层叠陶瓷电子器件及其制造方法技术

一种层叠陶瓷电子器件，包括：彼此相对的多个内部电极层；以及多个电介质层，每个电介质层被多个内部电极层中的两个夹在中间。多个电介质层的主成分是锆钛酸钡。在多个电介质层中的每一层中，相对于钛和锆的总量，锆的量为2at％以上且14at％以下。多个电介质层的居里点为85℃以下。多个电介质层中的每一层的平均厚度为1μm以下。厚度为1μm以下。厚度为1μm以下。

【技术实现步骤摘要】
层叠陶瓷电子器件及其制造方法


[0001]本专利技术涉及层叠陶瓷电子器件及其制造方法。

技术介绍

[0002]层叠陶瓷电子器件用于高频通信系统例如移动电话中。例如，层叠陶瓷电容器被用于消除噪音(参见例如专利文献1～5)。
[0003][现有技术][0004][专利文献][0005]文献1：日本专利申请公开No.2007
‑
145649
[0006]文献2：日本专利申请再公开(Re
‑
Publication)No.2008
‑
105240
[0007]文献3：日本专利申请再公开(Re
‑
Publication)No.2010
‑
047181
[0008]文献4：日本专利申请公开No.2018
‑
107413
[0009]文献5：日本专利申请公开No.2019
‑
192862

技术实现思路

[0010]在移动电话等移动产品中，需要更小(更薄)和更大的层叠陶瓷电子器件。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种层叠陶瓷电子器件，包括：彼此相对的多个内部电极层；和多个电介质层，每个电介质层被所述多个内部电极层中的两个夹在中间，其中，所述多个电介质层的主成分是锆钛酸钡，其中，在所述多个电介质层中的每一层中，锆的含量相对于钛和锆的总量为2at％以上且14at％以下，其中，所述多个电介质层的居里点小于85℃，并且其中，所述多个电介质层中的每一层的平均厚度为1μm以下。2.根据权利要求1所述的层叠陶瓷电子器件，其中，所述多个电介质层中锆的含量相对于钛和锆的总量为8at％以下。3.根据权利要求1或2所述的层叠陶瓷电子器件，其中，所述多个电介质层的居里点为80℃以下。4.根据权利要求1或2所述的层叠陶瓷电子器件，其中，所述多个电介质层的居里点为50℃以下。5.根据权利要求1～4中任一项所述的层叠陶瓷电子器件，其中，在AC电压条件下，所述层叠陶瓷电子器件在10mVrms时的电容大于在1Vrms时的电容。6.根据权利要求1～5中任一项所述的层叠陶瓷电子器件，其中，所述多个电介质层包括锰、硅或稀土元素。7.一种层叠陶瓷电子器件，包括：层叠芯片，所述层叠芯片具有多个彼此相对的内部电极层和多个电介质层，每个电介质层被所述多个内部电极层中的两个夹在中间，所述多个电介质层形成电容部，在所述电容部中所述多个内部电极层彼此相对；和外部电极，所述外部电极被设置在所述层叠芯片的表面上，并电连接到所述多个内部电极层的一部分，其中，所述多个电介质层的主成分是锆钛酸钡，其中，在所述多个电介质层中的每一层中，所述电容部中锆的含量相对于钛和锆的总量为2at％以上且14at％以下，其中，所述电容部中所述多个电介质层的居里点小于85℃，以及其中，所述多个电介质层中的每一层的平均厚度...

【专利技术属性】
技术研发人员：松本康宏，森田浩一郎，布施裕大，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：