一种光敏像素元件、像素阵列及包含像素电路的光传感器制造技术

本实用新型专利技术涉及光敏像素元件、像素阵列及包含像素电路的光传感器，光敏像素元件包括像素及底电极，所述像素横截面从顶端到底端为凹槽结构，所述底电极覆盖像素底部的平坦部位或延伸到围绕平坦部分周边的非平坦部分。本实用新型专利技术还涉及基于光敏像素元件的像素阵列及包含像素电路的光传感器，通过非平面的电极设计，使光敏像素元件立体化，其像素的实际感光面积大于其投影面积，增大了实际的感光面积，有利于增强光的吸收，有利于增强光传感器的吸收及探测灵敏度。收及探测灵敏度。收及探测灵敏度。

【技术实现步骤摘要】
一种光敏像素元件、像素阵列及包含像素电路的光传感器


[0001]本技术涉及一种光敏像素元件、像素阵列及包含像素电路的光传感器，涉及光传感器领域。

技术介绍

[0002]互补金属氧化物半导体(CMOS)制造技术可用于制备集成电路芯片，在计算机领域和成像领域均有重要应用；在大尺寸显示和成像领域中，具有优良特性的薄膜晶体管(TFT)技术也有广袤的前景。
[0003]CMOS技术和TFT技术都可以用于制作光传感器的像素读出电路，其中光传感器的每个像素电路通常包括部分感光膜，感光膜将会对传感器工作波长的入射光实现光电转换，即入射光子转换为电子
‑
空穴对。
[0004]但是，光传感器对光响应的性能往往受感光膜的厚度影响，通常受到有机半导体电学性能(载流子迁移率)方面的限制，太厚的有机光敏层不利于光生载流子的抽取。因此，根据现有技术的缺陷，为增强光的吸收，开发出与光传感器及与光传感器相应的光敏像素元件、像素阵列。

技术实现思路

[0005]本技术提供光敏像素元件、像素阵列及包含像素电路的光传感器，旨在至少解决现有技术中存在的技术问题之一。
[0006]本技术的技术方案为一种光敏像素元件，包括：像素及底电极，所述像素的横截面从顶端到底端为凹槽结构，所述底电极覆盖像素底部的平坦部位或延伸到围绕平坦部分周边的非平坦部分。
[0007]一种像素阵列，包括：多个所述光敏像素元件，每个所述光敏像素元件包括薄膜光敏像素电路及光电信号读出电路，所述薄膜光敏像素电路包括：第一电极，所述第一电极全部或部分叠积在光电信号读出电路上，所述第一电极在像素的凹槽结构的底部与所述光电信号读出电路部分接触，感光薄膜层，所述感光薄膜层在第一电极之上并包裹所述第一电极，第二电极，所述第二电极在所述感光薄膜层之上。
[0008]进一步，所述感光薄膜层包括光敏部分及其它半导体功能部分，当工作波长的光线到达所述薄膜光敏像素电路时，将光子转换为电子
‑
空穴对。
[0009]进一步，所述第一电极位于所述薄膜光敏像素电路及光电信号读出电路的交界处，所述第一电极在凹槽结构的内底部及内侧壁与所述电信号读出电路的元件接触。
[0010]进一步，所述第二电极的横截面形状包括平坦、凹陷及凸起。
[0011]进一步，所述光电信号读出电路包括CMOS结构及薄膜晶体管结构中的一种或其组合。
[0012]进一步，所述薄膜晶体管结构包括顶栅结构、底栅结构、顶源/漏结构及底源/漏结构中的一种或其组合。
[0013]一种光传感器，包括：衬底，根据上述的所述光敏像素元件，以及根据上述的所述像素阵列，所述光敏像素元件包括薄膜光敏像素电路，在所述衬底上，所述光敏像素元件具有第一表面，所述像素阵列包括：第一电极，所述第一电极在第一表面之上，所述第一电极在像素的凹槽结构的底部与所述薄膜光敏像素电路的元件接触，感光薄膜层，所述感光薄膜层在第一表面及第一电极上，第二电极，在所述感光薄膜层上。
[0014]进一步，所述第一表面凹槽结构的投影尺寸大于第一表面上凹槽结构的高度尺寸；所述第一电极的厚度尺寸小于第一表面上凹槽结构的高度尺寸。
[0015]进一步，所述第一电极包括第一端及第二端，所述第一端和第一表面交叠，所述第二端和所述薄膜光敏像素电路的元件交叠，所述第二端延伸到薄膜光敏像素电路元件端部凹槽结构的侧壁外部。
[0016]进一步，所述第二电极的横截面形状包括平坦、凹陷及凸起。
[0017]进一步，所述薄膜光敏像素电路包括CMOS结构及薄膜晶体管结构中的一种或其组合。
[0018]进一步，所述薄膜晶体管结构包括顶栅结构、底栅结构、顶源/漏结构及底源/漏结构中的一种或其组合。
[0019]本技术的有益效果为。
[0020]本技术的光敏像素元件、像素阵列及包含像素电路的光传感器，通过非平面的电极设计，使光敏像素元件立体化，其像素的实际感光面积大于其投影面积，增大了实际的感光面积，有利于增强光的吸收，有利于增强光传感器的吸收及探测灵敏度。
附图说明
[0021]图1是根据本技术实施例的光敏像素元件的纵剖结构示意图。
[0022]图2是根据本技术实施例的光敏像素元件的第一种凹槽结构形状的示意图。
[0023]图3是根据本技术实施例的光敏像素元件的第二种凹槽结构形状的示意图。
[0024]图4是根据本技术实施例的光敏像素元件的第三种凹槽结构形状的示意图。
[0025]图5是根据本技术实施例的BCE
‑
TFT底栅型像素电路的第一种凹槽结构的示意图。
[0026]图6是根据本技术实施例的BCE
‑
TFT底栅型像素电路的第二种凹槽结构的示意图。
[0027]图7是根据本技术实施例的BCE
‑
TFT底栅型像素电路的俯视图。
[0028]图8是根据本技术实施例的基于CMOS光传感器的结构横截面的第一种凹槽结构的细节示意图。
[0029]图9是根据本技术实施例的基于CMOS光传感器的结构横截面的第二种凹槽结构的细节示意图。
[0030]图10是根据本技术实施例的基于CMOS光传感器的结构横截面的第三种凹槽结构的细节示意图。
具体实施方式
[0031]以下将结合实施例和附图对本技术的构思、具体结构及产生的技术效果进行
清楚、完整的描述，以充分地理解本技术的目的、方案和效果。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0032]需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本技术中所使用的上、下、左、右、顶、底等描述仅仅是相对于附图中本技术各组成部分的相互位置关系来说的。
[0033]此外，除非另有定义，本文所使用的所有的技术和科学术语与本
的技术人员通常理解的含义相同。本文说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。
[0034]应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本公开范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。
[0035]参照图1至8，在一些实施例中，根据本技术的一种立体的光敏像素元件，包括像素及底电极，像素的横截面从顶端到底端为凹槽结构，底电极覆盖像素底部的平坦部位或延伸到围绕平坦部分周边的非平坦部分。
[0036]参照图1所示，像素元件的底电极100包平坦部位101a及围绕平坦部分101a周边的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光敏像素元件，包括像素及底电极：其特征在于，所述像素的横截面从顶端到底端为凹槽结构，所述底电极覆盖像素底部的平坦部位或延伸到围绕平坦部分周边的非平坦部分。2.一种像素阵列，其特征在于，包括多个如权利要求1所述光敏像素元件，每个所述光敏像素元件包括薄膜光敏像素电路及光电信号读出电路，所述薄膜光敏像素电路包括：第一电极，所述第一电极全部或部分叠积在光电信号读出电路上，所述第一电极在像素的凹槽结构的底部与所述光电信号读出电路部分接触，感光薄膜层，所述感光薄膜层在第一电极之上并包裹所述第一电极，第二电极，所述第二电极在所述感光薄膜层之上。3.根据权利要求2所述的像素阵列，其特征在于，所述感光薄膜层包括光敏部分及其它半导体功能部分，当工作波长的光线到达所述薄膜光敏像素电路时，将光子转换为电子
‑
空穴对。4.根据权利要求2所述的像素阵列，其特征在于，所述第一电极位于所述薄膜光敏像素电路及光电信号读出电路的交界处，所述第一电极在凹槽结构的内底部及内侧壁与所述电信号读出电路的元件接触。5.根据权利要求2所述的像素阵列，其特征在于，所述第二电极的横截面形状包括平坦、凹陷及凸起。6.根据权利要求2所述的像素阵列，其特征在于，所述光电信号读出电路包括CMOS结构及薄膜晶体管结构中的一种或其组合。7.根据权利要求6所述的像素阵列，其特征在于，所述薄膜晶体管结构包括顶栅结构、底栅结构、...

【专利技术属性】
技术研发人员：钟知鸣，梁俊豪，杨喜业，黄飞，
申请(专利权)人：广州光达创新科技有限公司，
类型：新型
国别省市：