一种对高可靠性寄存器组及对应的控制方法技术

本发明专利技术提供一种高可靠性寄存器组，包括：多组寄存器值存储器以及与每组所述寄存器值存储器对应的特征值存储器，还包括与所述特征值存储器对应的第一特征值计算电路；其中，所述寄存器值存储器用于存储写入数据，所述第一特征值计算电路在所述寄存器值存储器被写入的同一个时钟沿向所述特征值存储器写入第一特征值，所述第一特征值由所述第一特征计算电路基于所述写入数据计算得出。还提供对高可靠性寄存器组进行数据写入的控制方法以及进行数据读取的辅助控制方法。通过本发明专利技术提供的高可靠性的寄存器组，可以提升寄存器的可靠性。且实现了寄存器组的多份备份，而不会增加设计复杂度，保证了寄存器的工作效率。保证了寄存器的工作效率。保证了寄存器的工作效率。

【技术实现步骤摘要】
一种对高可靠性寄存器组及对应的控制方法


[0001]本专利技术涉及半导体领域，尤其是半导体设计领域，具体地涉及到存储器设计有关
，尤其是提供可靠性设计的存储器以及对应的控制方法。

技术介绍

[0002]寄存器是所有电子设备中广泛应用的电子元器件。在半导体设计工艺中，在选择寄存器的时候所考虑的因素有多种，其中之一是寄存器的稳定性、即不容易出错，其中之一是寄存器的造价，以及等等其他因素。而寄存器的稳定性是必须要考虑的一个元素，否则会影响寄存器所应用的电子元器件的整体稳定性。
[0003]在现有技术中，针对通常的寄存器设计，在时钟上升沿处将一组数据写入D触发器中，根据设计和使用需要的不同，这一组数据可以是8位的数据，也可以是32位数据，或者是更多位数的数据等，其设计原理都是一致的，上述数据也可以是8bit(比特)数据，或者32bit(比特)数据，这都在本专利技术的保护范围内。D触发器具有存储数据的功能，并在写入的时候将上述写入数据写入所述D触发器，并一直存在该D触发器中。对应地，在需要读取一个寄存器中的数据时，即上述被写入的写入数据，则本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠性寄存器组，其特征在于，包括：多组寄存器值存储器以及与每组所述寄存器值存储器对应的特征值存储器，还包括与所述特征值存储器对应的第一特征值计算电路；其中，所述寄存器值存储器用于存储写入数据，所述第一特征值计算电路在所述寄存器值存储器被写入的同一个时钟沿向所述特征值存储器写入第一特征值，所述第一特征值由所述第一特征计算电路基于所述写入数据计算得出。2.根据权利要求1所述的寄存器组，其特征在于，每组所述寄存器值存储器与对应的所述特征值存储器的数量关系为2的方根关系。3.根据权利要求1所述的寄存器组，其特征在于，在每组所述寄存器值存储器为8比特时，与其对应的所述特征值存储器可以为2、3、5比特中的任一种。4.根据权利要求1至3中任一项所述的寄存器组，其特征在于，还包括数据读取电路，其用于从多组所述寄存器值存储器中读取一组所述写入数据并将其作为读出数据，所述数据读取电路把所述寄存器值存储器输出的多组存储器值和对应的第一特征值作为输入信号。5.根据权利要求4所述的高可靠性寄存器组，其特征在于，所述数据读取电路为异或门电路。6.根据权利要求4或5所述的寄存器组，其特征在于，还包括特征值校验电路以及与每组所述寄存器值存储器相对应的第二特征值计算电路，其中所述第二特征值计算电路用于基于其所对应的一组所述寄存器值存储器内存储的写入数据计算第二特征值，若所述第二特征值与该组寄存器值存储器对应的所述第一特征值相同，则选择该组所述写入数据并将其作为所述读出数据。7.根据权利要求6所述的寄存器组，其特征在于，所述第二特征值计算电路的数量与所述寄存器值存储器的数量相同，且一个所述第二特征值计算电路分别与一组所述寄存器值存储器电连接。8.根据权利要求7所述的寄存器组，其特征在于，所述第二特征值计算电路与所述第一特征值计算电路为同一电路结构。9.根据权利要求6至8中...

【专利技术属性】
技术研发人员：陈锋，肖宏，
申请(专利权)人：上海新相微电子股份有限公司，
类型：发明
国别省市：