基于位串行结构的booth4乘法器的设计制造技术

深度神经网络中大量的乘累加单元都需要用到乘法器和加法器。随着人工智能芯片对性能的要求逐步上升，将功耗和面积降下去迫在眉睫。位串行结构由于其占用面积小，全部的硬件利用率，工作频率高等特性而被受瞩目。本发明专利技术具体涉及一种基于位串行结构的booth4乘法器的设计，主要由一个最低有效位乘法器单元、一个最高有效位乘法器单元和若干个中间乘法器单元级联组成。位串行技术所带来的速率过慢的影响，将利用booth编码技术来进行一定程度上的弥补。本发明专利技术考虑到各种基本的逻辑门结构的优势与劣势，会从门级结构进行自底向上的搭建。该位串行booth4乘法器除了有比并行乘法器面积小的特点，在功耗上也优于原来的位串行乘法器。法器。法器。

【技术实现步骤摘要】
基于位串行结构的booth4乘法器的设计


[0001]本专利技术涉及逻辑电路领域，特别涉及一种基于位串行结构的booth4乘法器的设计。

技术介绍

[0002]在可穿戴计算设备的小尺寸低功耗人工智能芯片领域中，隶属于机器学习范畴的深度学习，被广泛运用于图像分类、语音识别、对象检测等方面，并取得了显著的成果。卷积神经网络、递归神经网络和深度置信网络是深度学习研究的主要聚焦点，其中最先进的当属卷积神经网络。
[0003]典型的卷积神经网络中卷积运算占据整个卷积神经网络模型的计算量的百分之九十以上，卷积中大量的乘累加单元都需要用到乘法器和加法器。而在能耗或是面积方面，乘法器的支出都是大于加法器的。由此引申出的乘法器出现了各种各样的设计，其面积、功耗、速率也各有不同，但随着芯片面积、功耗的要求逐步上升，低功耗以及小面积的需求日益增加，将功耗和面积降下去迫在眉睫。
[0004]位串行结构由于其占用面积小，全部的硬件利用率，工作频率高等特性而被受瞩目。位串行通信的概念较为古早，是一种计算机过程。在特殊情况下，当数字长度选择为1时，数字串行系本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于位串行结构的booth4乘法器的设计，其特征在于，由一个最低有效位乘法器单元、一个最高有效位乘法器单元和若干个中间乘法器单元级联组成。2.根据权利要求1所述的基于位串行结构的booth4乘法器的设计，其特征在于，处理单元PE的个数为乘数位数N的一半，且由于booth4编码的特性，N只能为偶数。3.根据权利要求2所述的基于位串行结构的booth4乘法器的设计，其特征在于，输入最低有效位乘法器单元的信号为乘数X、被乘数Y和作为控制及标识的头位head。4.根据权利要求3所述的基于位串行结构的booth4乘法器的设计，其特征在于，从最低有效位乘法器单元产生的第一个输出，为部分积的高位s(1)h和低位s(1)l，以及经...

【专利技术属性】
技术研发人员：王忆文，程筱舒，丁玮然，李平，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：