基于1T1R实现矢量乘法运算的电路构架及运算方法技术

本发明专利技术提供了一种基于1T1R实现矢量乘法运算的电路构架，包括输入电路、1T1R计算阵列以及输出电路，其中，所述1T1R计算阵列包括至少两行运算单元，各行运算单元的输入端共节点后作为所述1T1R计算阵列的输入端与所述输入电路相连，各行运算单元的输出端与所述输出电路相连；并且，各行运算单元均包括至少两个相并联1T1R忆阻器单元，所述输入电路用于对各运算单元输入输入信号；所述输入信号与各行运算单元内的T1R忆阻器单元相作用实现矢量乘法运算并产生输出信号；所述输出信号存储至所述输出电路内。本发明专利技术提供的基于1T1R实现矢量乘法运算以解决单个忆阻器无法实现多bit运算的问题。题。题。

【技术实现步骤摘要】
基于1T1R实现矢量乘法运算的电路构架及运算方法


[0001]本专利技术涉及忆阻器数据存储设计
，更为具体地，涉及一种基于1T1R实现矢量乘法运算的电路构架。

技术介绍

[0002]忆阻器(ReRAM)是一种有记忆功能的非线性电阻，通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能。具体地，在实际使用过程中，通常使用对忆阻器进行卷积运算的方式实现不同数据的存储。如附图1所示，取忆阻器的电导G(电阻R倒数，R＝1/G)为卷积权重，电压为输入数据，那么每个并联的忆阻器电路的电流I＝V*G。如果将一系列的忆阻器进行并联，那么对应电流输出则为所有权重与数据的乘加结果I＝I1+I2+I3＝V1*G1+V2*G2+V3*G3。
[0003]由于忆阻器本身是利用电阻存数据，因此，根据附图1的原理可知，忆阻器是一个很好的利用电阻做卷积运算的原理器件。现有的利用忆阻器做卷积核的运算架构如附图2所示，由附图2可知，显然，这种存算合一的架构能够提高运算性能，降低功耗损失。然而，在实际使用时，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于1T1R实现矢量乘法运算的电路架构，其特征在于，包括输入电路、1T1R计算阵列以及输出电路，其中，所述1T1R计算阵列包括至少两行运算单元，各行运算单元的输入端共节点后作为所述1T1R计算阵列的输入端与所述输入电路相连，各行运算单元的输出端与所述输出电路相连；并且，各行运算单元均包括至少两个相并联1T1R忆阻器单元，所述输入电路用于对各运算单元输入输入信号；所述输入信号与各行运算单元内的T1R忆阻器单元相作用实现矢量乘法运算并产生输出信号；所述输出信号存储至所述输出电路内。2.如权利要求1所述的基于1T1R实现矢量乘法运算的电路构架，其特征在于，设待实现的矢量乘法运算为两个w bit矢量的乘法运算，所述1T1R计算阵列包括k行运算单元，各运算单元均包括相互并联的m个1T1R忆阻器单元；则，所述1T1R计算阵列中的各参数满足如下约束条件：k*log2m＝w。3.如权利要求2所述的基于1T1R实现矢量乘法运算的电路构架，其特征在于，所述输入电路包括第一移位寄存器以及与所述第一移位寄存器相连的第一控制单元；其中，所述输入电路通过所述第一移位寄存器配合所述第一控制单元将w bit的输入信号按位拆分为w个模拟输入信号，并通过w个时钟周期输入至所述1T1R计算阵列；并且，所述输入电路自低位至高位向所述1T1R计算阵列输入所述模拟输入信号，每个时钟周期输入一个所述模拟输入信号；所述模拟输入信号与各行运算单元内的T1R忆阻器单元相作用实现矢量乘法运算并产生模拟输出信号；所述模拟输出信号经所述输出电路转换为数字输出信号并进行存储。4.如权利要求3所述的基于1T1R实现矢量乘法运算的电路构架，其特征在于，所述输出电路包括k行输出单元，各行输出单元的输入端与对应行的运算单元的输出端相连，各行输出单元的输出端输出的数字输出信号经预设的结果加法器累加后形成最终数字输出信号并存入预设的最终输出寄存器。5.如权利要求4所述的基于1T1R实现矢量乘法运算的电路构架，其特征在于，各行输出单元均包括ADC电路和循环移位加法器，其中，所述ADC电路用于将对应行的运算单元输出的所述模拟输出信号转换为所述数字输出信号；所述循环移位加法器用于对w个时钟周期的所述数字输出信号循环移位累加，以形成单行累加数字输出信号；各行的所述单行累加数字输出信号经所述结果加法器累加后形成所述最终数字输出信号并存入所述最终输出寄存器。6.如权利要求5所述的基于1T1R实现矢量乘法运算的电路构架，其特征在于，所述1T1R忆阻器单元包括相串联的1bit忆阻器和晶体管，所述晶体管与预设的第二控制单元相连；其中，所述第二控制单元通过所述晶体管控制所述1bit忆阻器的导通与关断。7.一...

【专利技术属性】
技术研发人员：周煜梁，汪毅，
申请(专利权)人：昕原半导体上海有限公司，
类型：发明
国别省市：