一种低相位噪声多核振荡器、芯片及设备制造技术

本申请实施例公开了一种低相位噪声多核振荡器、芯片及设备，n对P型交叉晶体管对和N型交叉晶体管对，第一电容C

【技术实现步骤摘要】
一种低相位噪声多核振荡器、芯片及设备


[0001]本申请涉及振荡器
，具体涉及一种低相位噪声多核振荡器、芯片及设备。

技术介绍

[0002]LC振荡器是芯片上常用的振荡器形式用来实现的高频信号的产生。LC振荡器由电感L、电容C以及有源管(MOS管或者三极管)构成。电感电容构成LC谐振器，其谐振频率为晶体管提供负阻，通过消耗功耗抵消谐振器的损耗，从而使振荡器在频率f0持续振荡，实现信号输出。振荡器简化原理图、谐振器谐振点示意图、振荡器输出如图1所示。为支持现代无线通信系统、雷达系统的高频谱纯净度的要求，需要振荡器的相位噪声非常低。振荡器的相位噪声的两个重要决定因素为LC谐振器的品质因数Q(电感L和电容C各自的品质因数越高，则谐振器的品质因数越高，其关系为Q＝Q
L
Q
C
/(Q
L
+Q
C
)，越高的Q对于越低的相位噪声)以及振荡器的噪声敏感特性。
[0003]芯片上的振荡器方案通常采用差分形式。振荡器两端的振荡信号呈差分状态，此时电容可由两种连接方式实现，即单端电容如图2中C
C
，电容的一端接地或者接固定电位与差分电容如图2中C
D
，电容两端接差分信号。差分电容的品质因数Q
C
大于单端电容。隐式共模谐振振荡器，其示意图如图3所示。包含交叉耦合晶体管，相互耦合的电感，单端电容和差分电容。该电路差模等效电感为(1+k)L，差模等效电容为C
D
+C
C
，共模等效电感为(1
‑
k)L，共模等效电容为C
C
。该电路通过控制单端电容和差分电容的比值以及电感间的耦合系数k，使得谐振器共模谐振频率f
CM
为差模谐振频率f
DM
的2倍。此时能得到较优共模波形整形效果，降低振荡器噪声敏感特性，从而优化相位噪声。为了控制谐振器的共模谐振频率该方案需要使用单端电容以及电感的自耦合。单端电容的共模和差模品质因数都较差。另一方面电感的耦合系数会提升差模谐振中的电感品质因数Q
L_DM
＝Q
L
(1+k)，但同时会恶化共模谐振中电感的品质因数，使得Q
L_CM
＝Q
L
(1
‑
k)。因此该方案的相位噪声受限。振荡器的频率越高，单端电容的品质因数恶化越严重。
[0004]对于单核振荡器，其相位噪声性能通常有限，因此在对相位噪声要求高的应用中，多核振荡器往往被采用以实现更优的相位噪声性能。图4展示了电阻耦合多核振荡器，通过将多个LC振荡器耦合在一起，多个LC振荡器同时工作，可实现相位噪声抑制。理想情况下N核耦合可实现10logN dB的相位噪声抑制。但是需要额外的耦合电路以及片上互联，该振荡器占用芯片面积较大。芯片版图布局受限，难以实现四核以上多核集成。
[0005]申请内容
[0006]有鉴于此，本申请提供了一种低相位噪声多核振荡器、芯片及设备，以利于解决现有技术中的问题。
[0007]第一方面，本申请实施例提供了一种低相位噪声多核振荡器，包括：n对P型交叉晶体管对、n对N型交叉晶体管对、2n个第一电容C
D
、2n个第二电容C
C
、2n个互相耦合的电感和电阻网络，其中：所述第一电容C
D
连接在交叉晶体管的两端，所述第二电容C
C
连接在N型交叉晶
体管对和P型交叉晶体管对之间，第一组n个电感与另外一组n个电感交叉耦合在一起，每个电感两端连接一个N型晶体管与一个P型晶体管，每个电感中心抽头通过电阻网络相连接。
[0008]在一种可能的实现方式中，所述第一电容C
D
和第二电容C
C
均为差分电容形式，差模等效电容为C
D
+C
C
，共模等效电容为C
C
。
[0009]在一种可能的实现方式中，所述交叉晶体管对通过MOS管或三极管组成，包括：两个N型MOS管组成的NMOS交叉晶体管对、两个P型MOS管组成的PMOS交叉晶体管对、两个NPN型三极管组成的NPN型三极管交叉晶体管对和两个PNP型三极管组成的PNP型三极管交叉晶体管对。
[0010]在一种可能的实现方式中，所述第一电容C
D
和第二电容C
C
由固定电容、可调电容、开关电或其任意个数的组合组成。
[0011]在一种可能的实现方式中，当n等于2时，所述低相位噪声多核振荡器为4核振荡器，各电感中心抽头通过电阻连接在一起，电阻采用金属线电阻。
[0012]在一种可能的实现方式中，当n等于4时，所述低相位噪声多核振荡器为8核振荡器，所述8核振荡器基于4核振荡器组合而成，每个电感都需要按照一端接N型晶体管，另一端接P型晶体管的方式连接。
[0013]在一种可能的实现方式中，基于4核振荡器进行扩展可扩展至任意4n核振荡器，每个电感的中心抽头都通过电阻连接。
[0014]第二方面，本申请实施例提供了一种芯片，包括：
[0015]封装壳体；
[0016]微处理器；
[0017]第一方面任一可能实现方式所述的低相位噪声多核振荡器，所述低相位噪声多核振荡器与所述微处理器电连接。
[0018]第三方面，本申请实施例提供了一种设备，包括：
[0019]处理器；
[0020]存储器；
[0021]以及第二方面所述的芯片，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被所述处理器执行时，控制所述芯片。
[0022]第四方面，本申请实施例提供了一种设备，包括：
[0023]锁相环；
[0024]以及第二方面所述的芯片，所述锁相环与所述芯片电连接，所述芯片直接控制所述芯片内的低相位噪声多核振荡器频率。
[0025]在本申请实施例中，采用差分电容控制共模以及差模谐振频率，避免单端电容对共模以及差模品质因数的恶化。电感之间的磁性耦合对共模状态不起作用，从而不会恶化共模电感品质因数。在相同的电容比值的情况下，电感的共模以及差模的品质因数都有所提升。
附图说明
[0026]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域
普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
[0027]图1为传统LC振荡器的示意图；
[0028]图2为采用单端电容和差分电容的LC振荡器示意图；
[0029]图3为隐式共模谐振振荡器示意图；
[0030]图4为电阻耦合多核振荡器示意图；
[0031]图5为本申请实施例提供的低相位噪声多核振荡器示意图；
[0032]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低相位噪声多核振荡器，其特征在于，包括：n对P型交叉晶体管对、n对N型交叉晶体管对、2n个第一电容C
D
、2n个第二电容C
C
、2n个互相耦合的电感和电阻网络，其中：所述第一电容C
D
连接在交叉晶体管的两端，所述第二电容C
C
连接在N型交叉晶体管对和P型交叉晶体管对之间，第一组n个电感与另外一组n个电感交叉耦合在一起，每个电感两端连接一个N型晶体管与一个P型晶体管，每个电感中心抽头通过电阻网络相连接。2.根据权利要求1所述的低相位噪声多核振荡器，其特征在于，所述第一电容C
D
和第二电容C
C
均为差分电容形式，差模等效电容为C
D
+C
C
，共模等效电容为C
C
。3.根据权利要求2所述的低相位噪声多核振荡器，其特征在于，所述交叉晶体管对通过MOS管或三极管组成，包括：两个N型MOS管组成的NMOS交叉晶体管对、两个P型MOS管组成的PMOS交叉晶体管对、两个NPN型三极管组成的NPN型三极管交叉晶体管对和两个PNP型三极管组成的PNP型三极管交叉晶体管对。4.根据权利要求3所述的低相位噪声多核振荡器，其特征在于，所述第一电容C
...

【专利技术属性】
技术研发人员：舒一洋，罗讯，
申请(专利权)人：电子科技大学深圳高等研究院，
类型：发明
国别省市：