用于数字电路原理图的元器件分层方法、设备和介质技术

本发明专利技术涉及集成电路技术领域，尤其涉及一种用于数字电路原理图的元器件分层方法、设备和介质，方法包括步骤S1、获取待处理网表；步骤S2、将所述待处理网表中的关联元器件划分至同一个关联元器件组；步骤S3、将待处理网表的关联元器件组替换为一个关联元器件，将原始连接至关联元器件组中元器件的信号线连接至所述关联元器件，生成预处理网表；步骤S4、基于信号深度将所述预处理网表中的元器件进行分层，将遍历路径的深度确定为元器件的层次，对于具有多个遍历路径的元器件，将最深深度确定为元器件的层次。本发明专利技术能够合理将元器件分层，减少布线时的弯折、跨越情况，提高了数字电路原理图的可读性。图的可读性。图的可读性。

【技术实现步骤摘要】
用于数字电路原理图的元器件分层方法、设备和介质


[0001]本专利技术涉及集成电路
，尤其涉及一种用于数字电路原理图的元器件分层方法、设备和介质。

技术介绍

[0002]电路原理图是数字电路设计日常工作中常用的一种调试手段，现有的调试工具一般基于元器件网表，通过一定的布局布线算法自动生成数字电路原理图并展示给用户。现有技术在生成数字电路原理图时并没有充分考虑如何合理对元器件分层，导致后续元器件间针脚对齐和布线时的弯折、跨越情况多，数字电路原理图的可读性差，调试效率低。由此可知，如何合理地将元器件分层，减少后续元器件间针脚对齐和布线时的弯折、跨越情况，提高数字电路原理图的可读性，使得用户能够更好地理解数字电路的原理结构，提高调试分析效率，成为亟待解决的技术问题。

技术实现思路

[0003]本专利技术目的在于，提供一种用于数字电路原理图的元器件分层方法、设备和介质，能够将元器件合理分层，减少布线时的弯折、跨越情况，提高了数字电路原理图的可读性。
[0004]根据本专利技术第一方面，提供了一种用于数字电路原理图的元器件分层方法，包括：
[0005]步骤S1、获取待处理网表，所述待处理网表包括多个元器件和多个信号线。
[0006]步骤S2、将所述待处理网表中的关联元器件划分至同一个关联元器件组，所述关联元器件为同一选择信号线驱动的元器件，或者为相互构成反馈结构的元器件，所述关联元器件组中的元器件需要被划分至同一层次。
[0007]步骤S3、将所述待处理网表的关联元器件组替换为一个关联元器件，将原始连接至关联元器件组中元器件的信号线连接至所述关联元器件，生成预处理网表。
[0008]步骤S4、基于信号深度将所述预处理网表中的元器件进行分层，将遍历路径的深度确定为元器件的层次，对于具有多个遍历路径的元器件，将最深深度确定为元器件的层次。
[0009]根据本专利技术第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本专利技术第一方面所述的方法。
[0010]根据本专利技术第三方面，提供一种计算机可读存储介质，所述计算机指令用于执行本专利技术第一方面所述的方法。
[0011]本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种用于数字电路原理图的元器件分层方法、设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
[0012]本专利技术基于数字电路中元器件间的关联关系，结合图的深度遍历方法，将原始数字电路网表中的元器件按照其驱动与负载关系合理地划分到于不同层次，基于本专利技术进行
元器件网表分层后绘制的数字电路原理图能够更为清晰地表示数字电路中的信号流向,减少弯折与跨越，使电路原理图具有更好可读性，进而提高终端用户通过原理图进行调试分析的效率。
附图说明
[0013]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本专利技术实施例提供的用于数字电路原理图的元器件分层方法流程图；
[0015]图2为本专利技术实施例提供的同一选择信号线驱动的元器件示意图；
[0016]图3为本专利技术实施例提供的相互构成反馈结构的元器件示意图；
[0017]图4为本专利技术实施例提供的预处理网表示意图；
[0018]图5为本专利技术实施例提供的以预处理网的输出端out1开始遍历得到的分层状态示意图；
[0019]图6为本专利技术实施例提供的以预处理网的输出端out2开始遍历得到的分层状态示意图；
[0020]图7为本专利技术实施例提供的用于数字电路原理图的游离元器件分层方法流程图；
[0021]图8为本专利技术实施例提供的示例一的网表示意图；
[0022]图9为本专利技术实施例提供的示例二的网表示意图；
[0023]图10为本专利技术实施例提供的示例三的网表示意图；
[0024]图11为本专利技术实施例提供的示例四的网表示意图。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]实施例一、
[0027]实施例一提供了一种用于数字电路原理图的元器件分层方法，如图1所示，包括：
[0028]步骤S1、获取待处理网表，所述待处理网表包括多个元器件和多个信号线。
[0029]其中，待处理网表基于硬件描述语言编写的生成的电子设计，通过综合工具综合生成。
[0030]步骤S2、将所述待处理网表中的关联元器件划分至同一个关联元器件组，所述关联元器件为同一选择信号线驱动的元器件，或者为相互构成反馈结构的元器件，所述关联元器件组中的元器件需要被划分至同一层次。
[0031]需要说明的是，将步骤S2所述的具有关联关系的元器件绘制在同一竖直位置，即划分至同一层次上，能够增强数字电路原理图可读性，便于用户更好地理解电路结构。图2示出了同一选择信号线驱动的一组关联元器件:mux1、mux2和mux3。图3示出了一组相互构
成反馈结构的元器件ins1和ins2。
[0032]步骤S3、将所述待处理网表的关联元器件组替换为一个关联元器件，将原始连接至关联元器件组中元器件的信号线连接至所述关联元器件，生成预处理网表。
[0033]可以理解的是，后续处理过程中，将关联元器件组中的所有元器件替换成同一个关联元器件进行分层处理，所有元器件之间的连接关系是不变的。
[0034]步骤S4、基于信号深度将所述预处理网表中的元器件进行分层，将遍历路径的深度确定为元器件的层次，对于具有多个遍历路径的元器件，将最深深度确定为元器件的层次。
[0035]作为一种示例，所述步骤S2包括：
[0036]步骤S21、从待处理网表中获取当前未遍历的一根信号线。
[0037]步骤S22、若当前获取的信号线为选择信号线，则将当前获取的信号线的输出端所连接的元器件划分至同一关联元器件组中。
[0038]可以理解的是，若当前获取的信号线为选择信号线，不是选择信号线，则直接执行步骤S23的判断。
[0039]步骤S23、检查当前获取的信号线的所有输出器件，若存在输出器件驱动了当前获取的信号线的源器件，则将该输出器件和当前获取的信号线的源器件划分至同一关联元器件组中。
[0040]步骤S24、返回执行步骤S21，直至所述待处理网表中所有信号线均遍历完毕。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于数字电路原理图的元器件分层方法，其特征在于，包括：步骤S1、获取待处理网表，所述待处理网表包括多个元器件和多个信号线；步骤S2、将所述待处理网表中的关联元器件划分至同一个关联元器件组，所述关联元器件为同一选择信号线驱动的元器件，或者为相互构成反馈结构的元器件，所述关联元器件组中的元器件需要被划分至同一层次；步骤S3、将所述待处理网表的关联元器件组替换为一个关联元器件，将原始连接至关联元器件组中元器件的信号线连接至所述关联元器件，生成预处理网表；步骤S4、基于信号深度将所述预处理网表中的元器件进行分层，将遍历路径的深度确定为元器件的层次，对于具有多个遍历路径的元器件，将最深深度确定为元器件的层次。2.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：步骤S21、从待处理网表中获取当前未遍历的一根信号线；步骤S22、若当前获取的信号线为选择信号线，则将当前获取的信号线的输出端所连接的元器件划分至同一关联元器件组中；步骤S23、检查当前获取的信号线的所有输出器件，若存在输出器件驱动了当前获取的信号线的源器件，则将该输出器件和当前获取的信号线的源器件划分至同一关联元器件组中；步骤S24、返回执行步骤S21，直至所述待处理网表中所有信号线均遍历完毕。3.根据权利要求1所述的方法，其特征在于，所述步骤S4包括：步骤S41、将所述预处理网表中输出端所连接的器件标识为初始器件，并将初始器件的层数标识为预设的起始层次数；步骤S42、选择一个未遍历的初始器件作为第一元器件，将所选择的第一元器件加入第一遍历路径；步骤S43、根据器件驱动关系，选择一个第一元器件对应的第二元器件，所述第二元器件为第一遍历路径未遍历过的且为第一元器件的前驱元器件的元器件；步骤S44、若所述第二元器件尚未分层，或者所述第二元器件已分层数标识小于等于第一元器件...

【专利技术属性】
技术研发人员：林志捷，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：