ＣＴＣ编码器、内码交织器以及内码交织方法、编码处理方法技术

本发明专利技术实施例公开了ＣＴＣ编码器、内码交织器以及内码交织方法、编码处理方法，涉及无线通信领域信道编码技术，能够解决ＣＴＣ译码器无法实现灵活的并行处理以及收发两端存储开销过大的问题。

【技术实现步骤摘要】

本专利技术涉及无线通信领域信道编码技术，尤其涉及一种CTC编码器、内码交织器、 内码交织方法和编码处理方法。
技术介绍
随着对移动通信系统频带利用率的要求越来越高，为了提高移动通信系统的频带 利用率，通信领域采用先进的信道编码技术如turbo码来保证可靠通信。 在Wimax标准中，如图1所示，CTC(巻积turbo码)编码器是基于两个双输入的 分量编码器通过一个内码交织器并行级联而成。其中，这里的分量编码器为递归系统巻积 码编码器。同时CTC编码器具有循环结尾的特点，即分量编码器经过编码后，分量编码器的 移位寄存器的终止状态和移位寄存器的初始状态相同。为了满足这一条件，要求输入的数 据块长不能为7的倍数。 现有标准中的通信系统要求下行支持100Mbps以上的峰值速率，这对终端的译码 器的吞吐量提出了很高的要求。为了满足这一要求，接收端的Turbo码译码器在尽量保证 译码性能的基础上分量译码器具有并行译码处理能力。为了保证分量译码器可以实现并行 译码，要求分量译码器1和2之间在交互外信息时，两个分量译码器的大小为W的M个子块 译码器产生的外信息在交织和解交织时可以实现无冲突读写操作。即内码交织器和解交织 器需要f两足 # (1) 其中0《j〈W，0《t，v〈 L/W， t - v。 L =丽表示需要分量译码器之间交换的 外信息符号个数，这里n (j)既可以表示交织器也可以表示解交织器。 目前译码性能较好的和满足上述关系的内码交织器有 QPP(QuadraticPe丽tation Polynomial, 二次置换多项式)交织器禾口 ARP(Almost RegularPer咖tation，近似正则置换)交织器。 ARP交织器是一种基于线性同余方法设计的交织器。具体交织形式如(2)式表示 Ji (x) = (P0*x+d(x))mod L，x = 0，l，2，…，L_l (2) 其中L表示待编码的信息符号个数。P。与L互素，d(x)是一个周期为C的偏移向量，其中C表示环长。对于一个ARP交织器，待编码的信息符号个数要求是环长C的整数倍。因此， 一般来说对于ARP交织器，每个分量译码器在实现并行译码时， 一般要求子块译码器的大小W是C的倍数，因此，ARP交织器在并行处理实现上并不是很灵活。现有标准中的CTC基于ARP交织方法的内码交织器分两步交织，第一步为比特对内交织。 参照图l，分量编码器1以及内码交织器的输入序列为u0 = ， 其中N表示输入信息比特序列中待编码的的比特对数目。如果输入的比特对 (A" B》(i = 0， 1，2， ， N-l)的下标i满足:imod2 == l，则内码交织器先交换&和Bi的顺序，进而获得交织后的序列 Ul = = 之后内码交织器进行第二步交织处理。第二步交织处理基于ARP交织方法对比特 对进行交织。其中表示通过交织后输出的比特对在交织前信息比特序列中的位置， 即u2 (j) = Ul ((j))。具体的交织方法为对于j =0，1，2，…'，N-l，当jmod4==0时，h (j)=(Po j+l)mod N当jmod4==1时，h (j)=(Po j+l+N/2+P》mod N当jmod4==2时，h (j)=(Po j+l+P2)mod N当jmod4==3时，h (j)=(Po j+l+N/2+P3)mod N 这一步获得序列112= ，然 后将序列112输入到分量编码器2。其中N是输入的比特对数目。参数P。与N互素，Pp&和 P3是相应的交织偏移量参数。这些参数需要和数据块长一起存储在收发两端的RAM (Read Only Memory,只读存储器)中。对于上述的ARP交织方法，如果接收端可以进行并行译码， 一般要求子块译码器的大小W是4的倍数。 现有系统中，CTC的数据块长的取值为{48，72，96，144，192，216，240，288，360， 384， 432， 480， 960， 1920， 2880， 3840， 4800}，单位为bits。 综上可知，现有标准中数据块长的间隔较大，在编码时需要填充的比特数目较多， 因而会降低系统的频带利用率。另外，对于CTC编码采纳的基于ARP方法的内码交织器， 对于并行译码方面具有严格的要求， 一般要求子块译码器的大小须是ARP交织器环长的倍 数，因此ARP交织器在并行处理实现上不够灵活。 在现有标准中，每个数据块长下需要存储四个参数，如上述的P。、 P2和P3，随着 需要增加数据块长的数目不断增多，收发两端的存储开销会不断增加；如果要进一步改善 CTC性能，随着需要增加的数据块长的大小增加，对于ARP交织器所需要的环长也会不断的 增加，即相应的需存储的交织偏移量参数会增加，因而收发两端的存储开销会增加更多。
技术实现思路
本专利技术的实施例提供一种CTC编码器、交织器、交织处理方法和编码处理方法，能 够解决CTC译码器无法实现灵活的并行处理以及存储开销过大的问题。 本专利技术的实施例提供了一种CTC编码中的内码交织方法，包括 将输入信息比特序列中的比特对进行比特对内置换； 采用二次置换多项式交织方法对所述进行置换后的信息比特序列以比特对为单 位进行交织，所述二次置换多项式交织方法的交织公式为 Ji (x) = (f\ x+f2 x2)modN， x = 0， 1，2，…，N-1; 其中，N表示所述输入信息比特序列中待编码的比特对个数，fl和f2为交织参数，(x)表示通过交织后输出的比特对在交织前信息比特序列中的位置； 其中，所述输入信息比特序列的数据块长包括以下数据块长的至少一个 当48《K《512时，K = 23X1， 1 = 6，8，9， . ，64 ; 其中，所述输入信息比特序列的数据块长包括以下数据块长的至少一个 当48《K《512时，K = 23X1， 1 = 6，8，9， . ，64 ; 当512 < K《1024时，K = 24X1， 1 = 33， 34， 36， . ，64 ; 当1024 < K《2048时，K = 25X1， 1 = 33， 34， 36， . ，64 ; 当2048 < K《4800时，K = 26X1， 1 = 33， 34， 36， . ， 75 ; 其中K表示数据块长，且上述各项中1 # 7n， n为非零的正整数。 本专利技术实施例提出的CTC编码器、内码交织器以及内码交织方法、编码处理方法， 提出了相对应的数据块长方案，减少各个数据块长之间的间隔，解决了由于数据块长数目 较少而导致填充比特数目较多、因而降低了系统频带利用率的问题；并且在编码交织中的 第一步采用比特对内交织，第二步采用QPP交织方法，可以灵活地支持并行译码处理，同时 节省了收发两端的存储开销。附图说明 图1为现有技术CTC编码器的结构示意图； 图2为本专利技术实施例CTC编码方法流程图； 图3为本专利技术实施例内码交织方法流程图； 图4为本专利技术实施例CTC编码与现有技术在BLER性能上的比较图； 图5为本专利技术实施例内码交织器的示意图； 图6为本专利技术的实施例CTC编码器的另一种结构示意图。具体实施例方式下面结合附图对本专利技术实施例进行本文档来自技高网...

【技术保护点】
一种编码中的内码交织方法，其特征在于，包括：将输入信息比特序列中的比特对进行比特对内置换；采用二次置换多项式交织方法对所述进行置换后的信息比特序列以比特对为单位进行交织，所述二次置换多项式交织方法的交织公式为：π（ｘ）＝（ｆ↓［１］.ｘ＋ｆ↓［２］.ｘ↑［２］）ｍｏｄＮ，ｘ＝０，１，２，…，Ｎ－１；其中，Ｎ表示所述输入信息比特序列中待编码的比特对个数，ｆ１和ｆ２为交织参数，π（ｘ）表示通过交织后输出的比特对在交织前信息比特序列中的位置；其中，所述输入信息比特序列的数据块长包括以下数据块长的至少一个：当４８≤Ｋ≤５１２时，Ｋ＝２↑［３］×ｌ，ｌ＝６，８，９，．．．，６４；当５１２＜Ｋ≤１０２４时，Ｋ＝２↑［４］×ｌ，ｌ＝３３，３４，３６，．．．，６４；当１０２４＜Ｋ≤２０４８时，Ｋ＝２↑［５］×ｌ，ｌ＝３３，３４，３６，．．．，６４；当２０４８＜Ｋ≤４８００时，Ｋ＝２↑［６］×ｌ，ｌ＝３３，３４，３６，．．．，７５；其中Ｋ表示数据块长，且上述各项中ｌ≠７ｎ，ｎ为非零的正整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：金莹，花文健，汪绍芳，魏岳军，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]