本公开提供了一种数据处理方法、装置及电子设备，涉及计算机技术领域，所述方法包括：确认电子设备是否满足第一条件；响应于满足第一条件，则对调第一中央处理器(CPU)和第二中央处理器(CPU)的初始化设置，以及交换第一CPU和第二CPU传输的信号；所述第一条件包括处理器交换位被置位，或者中央处理器故障导致所述板卡无法启动；在处理器交换位被置位，或者中央处理器故障导致所述板卡无法启动的情况下，通过对调第一CPU和第二CPU的设置及传输信号，使得电子设备仍然可以正常启动。得电子设备仍然可以正常启动。得电子设备仍然可以正常启动。
【技术实现步骤摘要】
数据处理方法、装置及电子设备
[0001]本公开涉及计算机
，尤其涉及一种数据处理方法、装置及电子设备。
技术介绍
[0002]因特尔公司(Intel)的Birch Stream平台将部分集成南桥(Platform Controller Hub，PCH)功能集成到中央处理器(central processing unit，CPU)内部，2S(Two Socket)系统中包括两个完全相同的CPU，但仅有一个CPU(Legacy Processor)与基本输入输出系统闪存(Basic Input Output System Flash，BIOS Flash)和基板控制管理器(Baseboard Management Controller，BMC)相连，完成管理引擎(Management Engine，ME)与BIOS的启动，并引导操作系统正常启动。当Legacy Processor存在故障无法启动时，操作系统均无法正常工作。
技术实现思路
[0003]本公开提供了一种数据处理方法、装置及电子设备，以至少解决现有技术中存在的以上技术问题。
[0004]根据本公开的第一方面，提供一种数据处理方法，包括：
[0005]确认电子设备是否满足第一条件；
[0006]响应于满足第一条件，则对调第一中央处理器CPU和第二中央处理器CPU的初始化设置，以及交换第一CPU和所述第二CPU传输的信号；
[0007]所述第一条件包括处理器交换位被置位，或者中央处理器故障导致所述板卡无法启动。
[0008]上述方案中，所述对调第一中央处理器CPU和第二中央处理器CPU的设置，包括：
[0009]交换所述第一CPU和所述第二CPU的套接字标识；
[0010]交换所述第一CPU和所述第二CPU的引脚设置。
[0011]上述方案中，所述交换第一CPU和所述第二CPU传输的信号，包括：
[0012]基于板卡的时钟参考源对应的第一数字选择器交换所述第一CPU和所述第二CPU传输的时钟信号。
[0013]上述方案中，所述交换第一CPU和所述第二CPU传输的信号，包括：
[0014]基于板卡的启动控制源对应的第二数字选择器交换所述第一CPU和所述第二CPU传输的启动控制信号。
[0015]上述方案中，所述交换第一CPU和所述第二CPU传输的信号，包括：
[0016]基于板卡的中央处理器控制源对应的第三数字选择器交换所述第一CPU和所述第二CPU传输的信号。
[0017]上述方案中，所述第一CPU和所述第二CPU传输的信号包括：
[0018]高级配置与电源接口(Advanced Configuration and Power Management Interface，ACPI)信号，以及增强型串行外围接口(Enhanced Serial Peripheral，eSPI)信
号。
[0019]上述方案中，所述方法还包括：
[0020]重启所述电子设备对应的板卡。
[0021]上述方案中，所述重启所述电子设备对应的板卡之后，所述方法还包括：
[0022]确认所述板卡是否重启成功，响应于所述板卡并未重启成功，则重新对调第一中央处理器CPU和第二中央处理器CPU的设置，以及交换第一CPU和所述第二CPU传输的信号，并重启所述板卡。
[0023]根据本公开的第二方面，提供一种数据处理装置，包括：
[0024]确认单元，用于确认电子设备是否满足第一条件；
[0025]交换单元，用于响应于满足第一条件，则对调第一中央处理器CPU和第二中央处理器CPU的初始化设置，以及交换第一CPU和所述第二CPU传输的信号；
[0026]所述第一条件包括处理器交换位被置位，或者中央处理器故障导致最近一次所述板卡无法启动。
[0027]根据本公开的第三方面，提供了一种电子设备，包括：
[0028]至少一个处理器；以及
[0029]与所述至少一个处理器通信连接的存储器；其中，
[0030]所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开所述的方法。
[0031]本公开的数据处理方法，通过确认电子设备是否满足第一条件；响应于满足第一条件，则对调第一中央处理器CPU和第二中央处理器CPU的初始化设置，以及交换第一CPU和所述第二CPU传输的信号；如此，在处理器交换位被置位，或者中央处理器故障导致所述板卡无法启动的情况下，通过对调第一CPU和第二CPU的设置及传输信号，使得电子设备仍然可以正常启动。
[0032]应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0033]通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：
[0034]在附图中，相同或对应的标号表示相同或对应的部分。
[0035]图1示出了本公开实施例提供的数据处理方法的一种可选流程示意图；
[0036]图2示出了本公开实施例提供的数据处理方法的另一种可选流程示意图；
[0037]图3示出了本公开实施例提供的数据处理方法的又一种可选流程示意图；
[0038]图4示出了本公开实施例提供的数据处理方法的示意图；
[0039]图5示出了本公开实施例提供的数据处理装置的可选结构示意图；
[0040]图6示出了本公开实施例一种电子设备的组成结构示意图。
具体实施方式
[0041]为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0042]Intel的Birch Stream平台将部分PCH功能集成到CPU内部，2S(Two Socket)系统使用两个完全相同的CPU，通过外部Socket ID及Pin Strap的设置来区分两个CPU，即Legacy Processor与NL(Non
‑
Legacy)Processor。虽然两个CPU均集成了PCH的部分功能，但仅有Legacy Processor与BIOS Flash和BMC相连，完成ME与BIOS的启动并引导操作系统正常启动，而当Legacy Processor存在硬件故障无法正常启动时，整个操作系统均无法正常工作。
[0043]针对相关技术中存在的缺陷，本公开提供一种数据处理方法，可以解决上述部分或本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种数据处理方法，所述方法包括：确认电子设备是否满足第一条件；响应于满足第一条件，则对调第一中央处理器CPU和第二中央处理器CPU的初始化设置，以及交换第一CPU和第二CPU传输的信号；所述第一条件包括处理器交换位被置位，或者中央处理器故障导致所述板卡无法启动。2.根据权利要求1所述的方法，所述对调第一中央处理器CPU和第二中央处理器CPU的初始化设置，包括：交换所述第一CPU和所述第二CPU的套接字标识；交换所述第一CPU和所述第二CPU的引脚设置。3.根据权利要求1所述的方法，所述交换第一CPU和所述第二CPU传输的信号，包括：基于板卡的时钟参考源对应的第一数字选择器交换所述第一CPU和所述第二CPU传输的时钟信号。4.根据权利要求1所述的方法，所述交换第一CPU和所述第二CPU传输的信号，包括：基于板卡的启动控制源对应的第二数字选择器交换所述第一CPU和所述第二CPU传输的启动控制信号。5.根据权利要求1所述的方法，所述交换第一CPU和所述第二CPU传输的信号，包括：基于板卡的中央处理器控制源对应的第三数字选择器交换所述第一CPU和所述第二CPU传输的信号。6.根据权利要求5所述的方法，所述第一CPU和所...
【专利技术属性】
技术研发人员：于志辉，
申请(专利权)人：联想北京信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。