一种低功耗高精度的多通道频率采集电路制造技术

本发明专利技术公开了一种低功耗高精度的多通道频率采集电路，包括：多个独立的可编程计数器阵列、设置在可编程计数器阵列中的多个独立的捕捉模块、FIFO模块、计数器模块、以及可编程计数器阵列外接的APB接口；当有外部输入信号时，所述外围总线APB接口确定外部输入信号对应的捕捉模块，对应的捕捉模块将捕捉时刻的计时器Timer值存入FIFO模块，根据计数器的中断信号确定外部输入信号的变化周期数；根据FIFO模块内存取的Timer值以及计数器的中断信号确定外部输入信号的变化周期数计算外部输入信号的频率值。本发明专利技术提供一种低功耗高精度的多通道频率采集电路，通过直接计数侧频法实现多通道频率的采集。频率的采集。频率的采集。

【技术实现步骤摘要】
一种低功耗高精度的多通道频率采集电路


[0001]本专利技术实施例涉及频率采集
，尤其涉及一种低功耗高精度的多通道频率采集电路。

技术介绍

[0002]数字频率计是一种能把频率和时间等两种以上的物理量进行数字化测量到得一种仪器。其基本设计原理是选取一个基准频率，要求该频率稳定度较高，将该频率对比测量其他信号的频率，计算每秒内待测信号的脉冲个数并换算成频率并以数字形式显示出来。频率计的设计技术是随着电子电路技术的发展而逐步向前发展的，早期的频率计采用分立元件设计，设计周期长、稳定性差，并且成品体积大、功耗高。数字电子技术和集成电路的发展，使得数字频率计广泛应用。相比分立式的频率计来说，数字频率计提高了稳定性，减小了体积，但是数字频率计存在电路复杂、设计周期长等缺点，数字频率计的测量范围有限，为测量不同频率的信号都要用专门的设计某一部分电路，灵活性差。
[0003]常用的频率采集方法主要有计数法和周期法两种。其中，计数法就是在确定的闸门时间T
w
内，记录被测信号的变化周期数(或脉冲个数)N
x
，被测信号的频率为f
x
＝N
x
/T
w
。测周期法需要有标准频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数ns，则被测信号的频率为fx＝fs/ns。
[0004]目前，研究频率计数器的专利很多，如专利号为201720669555.4的一种高精度小型频率计数器模块、专利号为202010389533.9的一种信号频率测试方法及装置、专利号为202010053628.3的一种基于移相同步的高精度测频装置及方法、专利号为201010213485.4的一种频率技术模块和计数方法等。但现有技术中还不存在基于直接计数测频法的低功耗高精度的频率电路。

技术实现思路

[0005]本专利技术提供一种低功耗高精度的多通道频率采集电路，通过直接计数侧频法实现多通道频率的采集。
[0006]本专利技术实施例提供了一种低功耗高精度的多通道频率采集电路，包括：
[0007]多个独立的可编程计数器阵列、设置在可编程计数器阵列中的多个独立的捕捉模块、FIFO模块、计数器模块、以及可编程计数器阵列外接的APB接口；
[0008]当有外部输入信号时，所述APB接口确定外部输入信号对应的捕捉模块，对应的捕捉模块将捕捉时刻的计时器Timer值存入FIFO模块，根据计数器的中断信号确定外部输入信号的变化周期数；
[0009]根据FIFO模块内存取的Timer值以及计数器的中断信号确定外部输入信号的变化周期数计算外部输入信号的频率值。
[0010]可选的，还包括比较器模块，所述比较器模块设置在输入信号和捕捉信号之间，用于过滤异常的输入信号。
[0011]可选的，设置在时钟模块的门级控制模块，所述门级控制模块用于控制时钟模块的工作状态。
[0012]可选的，所述时钟模块的工作频率配置为和APB总线相同，或者配置为APB总线工作时钟的2分频、4分频、8分频。
[0013]可选的，每个捕捉模块配置三种捕捉方式：上升沿捕捉、下降沿捕捉、双沿捕捉。
[0014]本专利技术的有益效果：
[0015]1、本专利技术通过设计多个独立的可编程计数器阵列和多个独立的的捕捉模块，能够实现多个输入信号的频率采集；
[0016]2、本专利技术中每个捕捉模块都可以配置三种捕捉方式：上升沿捕捉、下降沿捕捉、双沿捕捉，可以满足大部分的测试需求。
[0017]3、本专利技术中通过增加比较器模块与时钟门控模块，实现了频率采集电路的高实时性、低功耗和高精度。
附图说明
[0018]图1为本专利技术实施例提供的多通道频率采集电路的系统框图；
[0019]图2为本专利技术实施例中提供的采集电路的APB接口信号示意图；
[0020]图3为本专利技术实施例中提供的一种芯片配置流程图。
具体实施方式
[0021]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0022]实施例
[0023]图1为本专利技术实施例提供的多通道频率采集电路的系统框图，该采集电路包括：
[0024]多个独立的可编程计数器阵列、设置在可编程计数器阵列中的多个独立的捕捉模块、FIFO模块、计数器模块、以及可编程计数器阵列外接的APB接口。本实施例中以6个独立的可编程计数器阵列和6个独立的捕捉模块为例。
[0025]当有外部输入信号时，所述外围总线(Advanced Peripheral Bus，APB)接口确定外部输入信号对应的捕捉模块，对应的捕捉模块将捕捉时刻的计时器Timer值存入FIFO模块，根据计数器的中断信号确定外部输入信号的变化周期数；
[0026]根据FIFO模块内存取的Timer值以及计数器的中断信号确定外部输入信号的变化周期数计算外部输入信号的频率值。
[0027]具体的，电路的逻辑部分外部接口有时钟端口CLK、复位端口RST、地址总线ADDR、写数据总线WDATA、读数据总线RDATA、读写控制信号WR/RD、中断信号INT、以及输入信号CEXn等。
[0028]当有外部信号输入时，通过地址ADDR、写数据总线WDATA、读写控制信号WR/RD进行控制，往对应的捕捉模块进行处理，如果需要连续采集多路输入信号，可以连续输入采集信号到对应的捕捉模块进行处理。捕捉模块根据捕捉时刻的Timer值的存入内部FIFO中，每次捕捉的信号按照地址进行累加计数。
[0029]当计数器模块检测沿计数满配置周期时间后会产生结束中断标志(配置使能后发生)，当捕捉模块检测到有输入采集信号时，会对其进行采样，捕捉其Timer值，捕捉事件会产生(沿)中断标志。捕捉模块将接收到的采集信号进行处理后存入内部接收FIFO中，并可通过地址ADDR、读数据总线RDATA、读写控制信号WR/RD读出接收FIFO中的数据。PCA总线控制器电路内部设置了FIFO空满信号标志，当写入发送/接收FIFO中的数据超过了FIFO的存储深度，则会产生FIFO满标志，并且中断信号INT有效。
[0030]进一步的，为了满足高频、高精度的测频要求，以及为了能够测量输入的宽带信号，本实施例还包括一个比较器功能模块。该比较器模块包括三个端口：输入端口CMPin、输出端口CMPout、控制端口CMPen。当控制端口CMPen为“1”时，使能比较器，对CMPin端口的输入电压进行判断。当输入电压低于设定值时，CMPout输出逻辑数据“0”；不低于设定值时，CMPout输出逻辑数据“1”。当控制端口CMPen为“0”时，比较器不工作，输出低电平“0”。通过该比较器的设置，可以对输入的干扰信号进行滤除，从而提高频率测量的精度。本实施例的技术方案在对方波信号的处理上有明显的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗高精度的多通道频率采集电路，其特征在于，包括：多个独立的可编程计数器阵列、设置在可编程计数器阵列中的多个独立的捕捉模块、FIFO模块、计数器模块、以及可编程计数器阵列外接的APB接口；当有外部输入信号时，所述外围总线APB接口确定外部输入信号对应的捕捉模块，对应的捕捉模块将捕捉时刻的计时器Timer值存入FIFO模块，根据计数器的中断信号确定外部输入信号的变化周期数；根据FIFO模块内存取的Timer值以及计数器的中断信号确定外部输入信号的变化周期数计算外部输入信号的频率值。2.根据权利要求1所述的低功耗高精度的多通道频率采集电路，其特...

【专利技术属性】
技术研发人员：刘源，徐叔喜，张栩豪，冯宸，吴杰，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：