用于M．2连接器的PCIe信号完整性测试的兼容性负载卡制造技术

本实用新型专利技术提供一种用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，包括PCB板、以及设于PCB板上的数对PCIe差分信号接口和一对时钟信号接口，所述PCB板具有连接端；所述连接端用于电性连接待测设备的M.2连接器，从而所述M.2连接器传输数路PCIe差分信号分别给数对PCIe差分信号接口，并传输时钟信号给时钟信号接口；所述PCIe差分信号接口用于电性连接信号完整性测试设备，所述时钟信号接口用于电性连接PCIe码型切换触发装置。本实用新型专利技术的兼容性负载卡能够满足目前市场上广泛应用的PCIe1.0、PCIe2.0、PCIe3.0及PCIe4.0标准的M.2连接器的信号完整性测试；支持PCIe

【技术实现步骤摘要】
用于M.2连接器的PCIe信号完整性测试的兼容性负载卡


[0001]本技术涉及PCIe信号测试
，尤其涉及一种用于M.2连接器的PCIe信号完整性测试的兼容性负载卡。

技术介绍

[0002]PCI
‑
Express(peripheral component interconnect express，PCIe)是一种高速串行计算机扩展总线标准，是由英特尔公司在2001年提出的。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量等功能。PCIe总线标准的速率从1.0版本的2.5GT/s已经发展到5.0版本的32GT/s，目前PCIe3.0和PCIe4.0标准已经在市面上的PC(个人计算机)主板、商用服务器的主板上广泛使用。由于目前主流的计算机都已经搭配NVMe(Non
‑
Volatile Memory express，非易失性内存主机控制器接口规范)固态硬盘，这种固态硬盘使用的信号通道基本都是PCIe信号通道。
[0003]随着PCIe总线速率不断提高，应用厂商的产品设计难度也在不断加大，为了保证产品的质量达标，PCIe总线的信号完整性测试就尤为重要，PCIe总线信号完整性是否满足标准要求也是把控产品品质的关键因素。
[0004]PCIe的标准协会对用于PCIe总线的信号测试仪器提出了相应的测试标准，现有技术有应用于PCIe总线标准连接器的兼容性负载卡的产品，但是还缺少用于M.2连接器的PCIe总线的信号完整性测试的负载卡。M.2是一种标准的连接器，最早称作NGFF(Next Generation Form Factor)，标准名称为PCI Express M.2 Specification，主要设计目的是在同一连接器上支持多种模组/卡，并能支持PCIe接口。

技术实现思路

[0005]本技术的目的在于提供一种用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，能够满足目前市场上广泛应用的PCIe1.0、PCIe2.0、PCIe3.0及PCIe4.0标准的M.2连接器的信号完整性测试。
[0006]为了实现上述目的，本技术提供一种用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，包括PCB板、以及设于PCB板上的数对PCIe差分信号接口和一对时钟信号接口，所述PCB板具有连接端；所述连接端用于电性连接待测设备的M.2连接器，从而所述M.2连接器传输数路PCIe差分信号分别给数对PCIe差分信号接口，并传输时钟信号给时钟信号接口；所述PCIe差分信号接口用于电性连接信号完整性测试设备，所述时钟信号接口用于电性连接PCIe码型切换触发装置。
[0007]所述连接端为金手指。
[0008]所述PCIe差分信号接口采用超小型推入式连接器。
[0009]所述时钟信号接口采用超小型推入式连接器。
[0010]所述兼容性负载卡的长度为80mm，宽度为22mm。
[0011]所述待测设备为计算机，所述待测设备包括主控芯片组及与主控芯片组电性连接的M.2连接器，所述主控芯片组与M.2连接器通过PCIe
×
1总线、PCIe
×
2总线、或PCIe
×
4总线电性连接。
[0012]所述信号完整性测试设备为示波器。
[0013]所述信号完整性测试设备为25G高速示波器。
[0014]所述PCIe差分信号接口的数量为四对。
[0015]本技术的有益效果：本技术用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，包括PCB板、以及设于PCB板上的数对PCIe差分信号接口和一对时钟信号接口，所述PCB板具有连接端；所述连接端用于电性连接待测设备的M.2连接器，从而所述M.2连接器传输数路PCIe差分信号分别给数对PCIe差分信号接口，并传输时钟信号给时钟信号接口；所述PCIe差分信号接口用于电性连接信号完整性测试设备，所述时钟信号接口用于电性连接PCIe码型切换触发装置。本技术的兼容性负载卡能够满足目前市场上广泛应用的PCIe1.0、PCIe2.0、PCIe3.0及PCIe4.0标准的M.2连接器的信号完整性测试；支持PCIe
×
1、PCIe
×
2及PCIe
×
4总线的测试，应用范围广。
附图说明
[0016]为了能更进一步了解本技术的特征以及
技术实现思路
，请参阅以下有关本技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本技术加以限制。
[0017]附图中，
[0018]图1为本技术用于M.2连接器的PCIe信号完整性测试的兼容性负载卡的示意图；
[0019]图2为本技术用于M.2连接器的PCIe信号完整性测试的兼容性负载卡进行PCIe信号完整性测试时的示意图。
具体实施方式
[0020]为更进一步阐述本技术所采取的技术手段及其效果，以下结合本技术的优选实施例及其附图进行详细描述。
[0021]请参阅图1及图2，本技术提供一种用于M.2连接器的PCIe信号完整性测试的兼容性负载卡(CLB)，包括PCB(Printed Circuit Board，印制电路板)板11、以及设于PCB板11上的数对PCIe差分信号接口13和一对时钟信号(CLK)接口15，所述PCB板11具有连接端112；所述连接端112用于电性连接待测设备2的M.2连接器23，从而所述M.2连接器23传输数路PCIe差分信号分别给数对PCIe差分信号接口13，并传输时钟信号给时钟信号接口15；所述PCIe差分信号接口13用于电性连接信号完整性测试设备3，所述时钟信号接口15用于电性连接PCIe码型(速率)切换触发装置4。
[0022]所述连接端112为金手指，该金手指能插接在M.2连接器23上。
[0023]所述PCIe差分信号接口13及时钟信号接口15均采用超小型推入式(SMP)连接器，采用高性能的SMP连接器，能够兼容PCIe标准连接器的测试线材，无需额外增加新线材。应当指出的是，由于PCIE差分信号是由两根信号线构成一对进行通信，时钟信号也是由两根信号线进行通信，因此所述PCIe差分信号接口13及时钟信号接口15分别包括两个SMP连接
器。
[0024]所述信号完整性测试设备3可以为示波器，优选为25G高速示波器。
[0025]所述兼容性负载卡的长度为80mm，宽度为22mm。与市面上的常规的2280固态硬盘的尺寸一致，适用范围广。
[0026]具体地，所述PCIe差分信号接口13的数量为四对。
[0027]所述待测设备2可以为计算机。所述待测设备2包括主控芯片组21及与主控芯片组21电性连接的M.2连接器23。如图2所示，为该兼容性负载卡进行PCIe本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，其特征在于，包括PCB板(11)、以及设于PCB板(11)上的数对PCIe差分信号接口(13)和一对时钟信号接口(15)，所述PCB板(11)具有连接端(112)；所述连接端(112)用于电性连接待测设备(2)的M.2连接器(23)，从而所述M.2连接器(23)传输数路PCIe差分信号分别给数对PCIe差分信号接口(13)，并传输时钟信号给时钟信号接口(15)；所述PCIe差分信号接口(13)用于电性连接信号完整性测试设备(3)，所述时钟信号接口(15)用于电性连接PCIe码型切换触发装置(4)。2.如权利要求1所述的用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，其特征在于，所述连接端(112)为金手指。3.如权利要求1所述的用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，其特征在于，所述PCIe差分信号接口(13)采用超小型推入式连接器。4.如权利要求1所述的用于M.2连接器的PCIe信号完整性测试的兼容性负载卡，其特征在于，所述时钟信号接口(15)采用超小型推入式连接...

【专利技术属性】
技术研发人员：叶狄俊，杨学丽，
申请(专利权)人：合肥市卓怡恒通信息安全有限公司，
类型：新型
国别省市：