一种电容隔离芯片静电可靠性测试方法及系统技术方案

本发明专利技术公开了一种电容隔离芯片静电可靠性测试方法及系统。其中，电容隔离芯片静电测试方法，其特征在于，包括：通过外观检测装置对待测试的电容隔离芯片进行检测；在电容隔离芯片外观正常的情下，通过电性检测工具对电容隔离芯片进行电性经测试；在电容隔离芯片电性正常的情下，利用预先设置的电容隔离芯片静电测试系统对电容隔离芯片进行静电测试，确定电容隔离芯片的电流

【技术实现步骤摘要】
一种电容隔离芯片静电可靠性测试方法及系统


[0001]本专利技术涉及隔离芯片静电测试领域，特别是涉及一种电容隔离芯片静电可靠性测试方法及系统。

技术介绍

[0002]静电放电(ESD,electrostatic discharge)是电子工业元器件损坏的主要原因之一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。随着IC产品的制造工艺不断微小化，ESD引起的产品失效问题越来越突出。因此，如何准确、快速评价IC产品的抗静电打击能力，是目前亟待解决的技术问题之一。
[0003]针对上述的现有技术中存在的无法快速准确评价IC产品的抗静电打击能力的技术问题，目前尚未提出有效的解决方案。

技术实现思路

[0004]本公开提供了一种电容隔离芯片静电可靠性测试方法及系统，以至少解决现有技术中存在的无法快速准确评价IC产品的抗静电打击能力的技术问题。
[0005]根据本专利技术的一个方面，提供了一种电容隔离芯片静电测试方法，其特征在于，包括：通过外观检测装置对待测试的电容隔离芯片进行检测；在电容隔离芯片外观正常的情下，通过电性检测工具对电容隔离芯片进行电性经测试；在电容隔离芯片电性正常的情下，利用预先设置的电容隔离芯片静电测试系统对电容隔离芯片进行静电测试，确定电容隔离芯片的电流
‑
电压曲线；根据电流
‑
电压曲线，判定电容隔离芯片是否损伤；在电容隔离芯片在没有损伤的情况下，通过外观检测装置对电容隔离芯片进行二次外观检测，生成电容隔离芯片的静电可靠性测试报告。
[0006]可选地，利用预先设置的测试系统对电容隔离芯片进行静电测试，确定电容隔离芯片的电流
‑
电压曲线的操作，包括：
[0007]将电容隔离芯片的静电测试的环境温度设置为25℃以及湿度设置为55％RH；
[0008]利用电容隔离芯片静电测试系统对电容隔离芯片进行静电测试，确定电容隔离芯片的电流
‑
电压曲线。
[0009]可选地，利用电容隔离芯片静电测试系统对电容隔离芯片进行静电测试，确定电容隔离芯片的电流
‑
电压曲线的操作之后，还包括：
[0010]将电流
‑
电压曲线与标准电流
‑
电压曲线进行对比，判断电流
‑
电压曲线是否超过阈值；
[0011]根据阈值，确定电容隔离芯片是否损伤。
[0012]可选地，利用电容隔离芯片静电测试系统对电容隔离芯片进行静电测试，确定电容隔离芯片的电流
‑
电压曲线的操作，包括：
[0013]对电容隔离芯片的所有引脚对地接第一电压，对电源接第二电压，对电流输入输出接第三电压，其中第一电压包括
±
2kV/
±
4kV/
±
8kV，第二电压包括
±
2kV/
±
4kV/
±
8kV，
第三电压包括
±
2kV/
±
4kV/
±
8kV。
[0014]根据本专利技术的另一个方面，提供了一种电容隔离芯片静电测试系统，用于对电容隔离芯片进行静电测试，包括：高压脉冲发生器、人体等效电容、人体模型电路、RC并联补偿支路以及测试电路，其中人体等效电容的两端分别与高压脉冲发生器(V的正极和负极连接；人体模型电路的一端与高压脉冲发生器的正极连接，另一端与测试电路连接；RC并联补偿支路与人体模型电路并联连接；测试电路的一端与人体模型电路连接，另一端与高压脉冲发生器的负极连接。
[0015]可选地，人体模型电路包括人体等效放电电阻、寄生杂散电容以及人体等效电感，其中
[0016]人体等效放电电阻的一端接高压脉冲发生器的正极，另一端与人体等效电感连接；
[0017]寄生杂散电容与人体等效放电电阻并联连接；
[0018]人体等效电感的另一端接测试电路。
[0019]可选地，RC并联补偿支路包括补偿电容以及补偿电阻，其中
[0020]补偿电容以及补偿电阻串联连接，并与人体模型电路并联连接。
[0021]可选地，测试电路包括测试器件单元、寄生电容以及被测器件等效电阻，其中
[0022]测试器件单元的一端接人体模型电路，另一端接高压脉冲发生器的负极，并且测试器件单元用于放置待测试的电容隔离芯片；
[0023]寄生电容以及被测器件等效电阻分别于测试器件单元并联连接。
[0024]可选地，电容隔离芯片静电测试系统还包括：与高压脉冲发生器的正极连接的充电电阻。
[0025]可选地，电容隔离芯片静电测试系统还包括：双控开关，用于控制高压脉冲发生器和人体模型电路之间的开启和闭合。
[0026]从而本申请实施例，根据提供的一种电容隔离芯片静电可靠性测试方法，对电容隔离芯片HBM静电放电进行准确的评价，保证电容隔离芯片在所有应用条件下的ESD都符合设计标准，测试准确度更高。方法简单实用，可以对ESD耐压值进行准确的评价，并缩短ESD测试周期。解决现有技术中存在的无法快速准确评价IC产品的抗静电打击能力的技术问题。
[0027]根据下文结合附图对本专利技术的具体实施例的详细描述，本领域技术人员将会更加明了本专利技术的上述以及其他目的、优点和特征。
附图说明
[0028]后文将参照附图以示例性而非限制性的方式详细描述本专利技术的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
[0029]图1是根据本专利技术实施例所述的电容隔离芯片静电测试方法的示意图；
[0030]图2是根据本专利技术实施例所述的电容隔离芯片静电测试方法的另一示意图；
[0031]图3是根据本专利技术实施例所述的电容隔离芯片静电测试系统的示意图。
具体实施方式
[0032]需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
[0033]为了使本
的人员更好地理解本公开方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分的实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本公开保护的范围。
[0034]需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本公开的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容隔离芯片静电测试方法，其特征在于，包括：通过外观检测装置对待测试的电容隔离芯片进行检测；在所述电容隔离芯片外观正常的情下，通过电性检测工具对所述电容隔离芯片进行电性经测试；在所述电容隔离芯片电性正常的情下，利用预先设置的电容隔离芯片静电测试系统对所述电容隔离芯片进行静电测试，确定所述电容隔离芯片的电流
‑
电压曲线；根据所述电流
‑
电压曲线，判定所述电容隔离芯片是否损伤；在所述电容隔离芯片在没有损伤的情况下，通过所述外观检测装置对所述电容隔离芯片进行二次外观检测，生成所述电容隔离芯片的静电可靠性测试报告。2.根据权利要求1所述的方法，其特征在于，利用预先设置的测试系统对所述电容隔离芯片进行静电测试，确定所述电容隔离芯片的电流
‑
电压曲线的操作，包括：将所述电容隔离芯片的所述静电测试的环境温度设置为25℃以及湿度设置为55％RH；利用所述电容隔离芯片静电测试系统对所述电容隔离芯片进行所述静电测试，确定所述电容隔离芯片的所述电流
‑
电压曲线。3.根据权利要求2所述的方法，其特征在于，利用所述电容隔离芯片静电测试系统对所述电容隔离芯片进行所述静电测试，确定所述电容隔离芯片的所述电流
‑
电压曲线的操作之后，还包括：将所述电流
‑
电压曲线与标准电流
‑
电压曲线进行对比，判断所述电流
‑
电压曲线是否超过阈值；根据所述阈值，确定所述电容隔离芯片是否损伤。4.根据权利要求1所述的方法，其特征在于，利用所述电容隔离芯片静电测试系统对所述电容隔离芯片进行所述静电测试，确定所述电容隔离芯片的所述电流
‑
电压曲线的操作，包括：对所述电容隔离芯片的所有引脚对地接第一电压，对电源接第二电压，对电流输入输出接第三电压，其中所述第一电压包括
±
2kV/
±
4kV/
±
8kV，所述第二电压包括
±
2kV/
±
4kV/
±
8kV，所述第三电压包括
±
2kV/
±
4kV/
±
8kV。5.一种电容隔离芯片静电测试系统，用于对...

【专利技术属性】
技术研发人员：熊素琴，李求洋，邹和平，李扬，赵兵，林繁涛，杨君中，杨森，成达，高天予，陈思禹，许佳佳，李龙涛，赵越，岳云奇，赵立涛，杨巍，
申请(专利权)人：国网江苏省电力有限公司泰州供电分公司，
类型：发明
国别省市：