指令发送方法及装置制造方法及图纸

本申请涉及一种指令发送方法及装置，包括：当接收到待发送的一指令时，将所述指令写入缓存器以缓存，复位计数器并启动自计数；使用竞争方式执行第一操作与第二操作：所述第一操作包括：当所述计数器计数达到预设周期阈值时，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；所述第二操作包括：当所述缓存器中缓存的指令个数达到预设个数阈值，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；发送所述一帧数据。本申请可以提高指令的发送效率。以提高指令的发送效率。以提高指令的发送效率。

【技术实现步骤摘要】
指令发送方法及装置


[0001]本申请涉及半导体测试
，特别涉及一种指令发送方法及装置、指令接收方法及装置、计算设备、计算机可读存储介质及计算机程序产品。

技术介绍

[0002]目前ATE测试系统中的PCIE卡和数据接收端的接口板之间是光纤通信，PCIE卡和接口板均采用AMD公司的FPGA作为核心芯片，通信协议是Aurora协议。Aurora协议的特点是简单，对于短指令来说，效率很高。但是其缺点是通用性较差，不支持与其他公司的FPGA设备通信。因此，当数据接收端的接口板采用其他公司(比如Intel公司的Arria10型号)的FPGA时，PCIE卡和接口板无法使用Aurora协议通信，此时可以使用通用协议Ethernet实现两者通信。
[0003]当ATE测试系统中的数据发送端(即PC)发送大量指令(测试机的所有指令均可以，下面以写指令为例)至数据接收端时(具体的指令发送过程为PC执行PCIE软件代码，经过PCIE驱动、PCIEIP传输至PCIE的FPGA的FIFO中缓存，再通过以太网发送至数据接收端)，由于PC每次发送的写指令数量都不同，写指令之间的耗时也不相同，发送频次也不一样，PC执行同一段PCIE软件代码，在不同时刻发送指令，FPGA收到的指令之间的间隔也是不同的，最少10多个周期，最长也有80多个周期。Ethernet协议发送最小帧是64字节，若采用Ethernet协议一帧数据只包含一个指令的发送情况下，对于指令间隔较短(10多个周期)时，会出现发送不及时，FIFO溢出现象，并且以太网发送也会出现数据溢出问题，导致数据丢包，且发送一个指令的耗时比Aurora协议更多。这样情况约束了PC发送指令的数量和频次，只有在Ethernet协议一帧数据中包含多个写指令才能让Ethernet协议通信效率提高，甚至接近于Aurora协议的通信效率。
[0004]在此背景下，如何确定一帧Ethernet协议数据中具体包含多少个写指令，才能使PC发送指令的数量、频次不受约束，才能把一帧Ethernet协议数据快速发送，提高通信效率，是有待解决的技术问题。

技术实现思路

[0005]鉴于现有技术的以上问题，本申请提供一种指令发送方法及装置、指令接收方法及装置、计算设备、计算机可读存储介质及计算机程序产品，以使PC发送指令的数量、频次不受约束，通过Ethernet协议能提高通信效率。
[0006]为达到上述目的，本申请第一方面提供了一种指令发送方法，包括：
[0007]当接收到待发送的一指令时，将所述指令写入缓存器以缓存，复位计数器并启动自计数；
[0008]使用竞争方式执行第一操作与第二操作：
[0009]所述第一操作包括：当所述计数器计数达到预设周期阈值时，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；
[0010]所述第二操作包括：当所述缓存器中缓存的指令个数达到预设个数阈值，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；
[0011]发送所述一帧数据。
[0012]本申请使用自适应机制，使得Ethernet协议一帧数据不只是包含一个指令的发送，不论指令之间的间隔周期是多少，都可以高效率发送，使PC发送指令的数量、频次不受约束。
[0013]本申请第二方面提供了一种指令接收方法，包括：
[0014]接收通过Ethernet协议发送的一帧数据；所述一帧数据包括目标MAC地址字段、源MAC地址字段、长度字段、指令字段和停止指令字段；
[0015]对所述目标MAC地址字段、源MAC地址字段、长度字段进行解析；
[0016]对所述指令字段和停止指令字段进行解析，判断解析到的为所述停止指令，则停止解析，缓存所述指令，等待下一帧数据；若解析到所述指令，缓存所述指令，继续对所述指令字段和停止指令字段进行解析，直到解析到所述停止指令为止。
[0017]为达到上述目的，本申请第三方面提供了一种指令发送装置，包括：
[0018]第一执行单元，用于当接收到待发送的一指令时，将所述指令写入缓存器以缓存，复位计数器并启动自计数；
[0019]第二执行单元，用于使用竞争方式执行第一操作与第二操作：
[0020]所述第一操作包括：当所述计数器计数达到预设周期阈值时，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；
[0021]所述第二操作包括：当所述缓存器中缓存的指令个数达到预设个数阈值，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；
[0022]第三执行单元，用于发送所述一帧数据。
[0023]为达到上述目的，本申请第四方面提供了一种指令发送装置，包括：
[0024]缓存模块，包括缓存器，所述缓存器用于缓存待发送的指令；
[0025]检测模块，用于当写入所述缓存器待发送的指令时使计数器复位并启动自计数，以及当所述缓存器缓存的指令被读取时使计数器复位，以及用于判断计数器计数达到预设周期阈值时或所述缓存器中缓存的指令个数达到预设个数阈值时生成发送信号；
[0026]发送模块，用于根据所述发送信号读取所述缓存器缓存的指令并封装于一帧数据中发送。
[0027]本申请使用自适应机制，使得Ethernet协议一帧数据不只是包含一个指令的发送，不论指令之间的间隔周期是多少，都可以高效率发送，使PC发送指令的数量、频次不受约束。
[0028]本申请第五方面提供了一种指令接收装置，包括：
[0029]数据接收模块，用于接收通过Ethernet协议发送的一帧数据；所述一帧数据包括目标MAC地址字段、源MAC地址字段、长度字段、指令字段和停止指令字段；
[0030]解析模块，用于对所述目标MAC地址字段、源MAC地址字段、长度字段进行解析；对所述指令字段和停止指令字段进行解析，判断解析到的为所述停止指令，则停止解析，缓存所述指令，等待下一帧数据；若解析到所述指令，缓存所述指令，继续对所述指令字段和停止指令字段进行解析，直到解析到所述停止指令为止。
[0031]本申请第六方面提供了一种计算设备，包括：通信接口，以及至少一个处理器；其中，所述至少一个处理器用于执行程序指令，所述程序指令当被所述至少一个处理器执行时使得所述计算设备执行上述第一方面的任一所述的指令发送方法，或者，所述程序指令当被所述至少一个处理器执行时使得所述计算设备实现上述第二方面所述的方法。
[0032]本申请第七方面提供了一种计算机可读存储介质，其上存储有程序指令，所述程序指令当被计算机执行时使得所述计算机执行上述第一方面的任一所述的指令发送方法，或者，所述程序指令当被所述计算机执行时使得所述计算机实现上述第二方面所述的方法。
[0033]本申请第八方面提供了一种计算机程序产品，其包括有程序指令，所述程序指令当被计算机执行时使得所述计算机执行上述第一方面的任一所述的指令发送方法，或者，所述程序指令当被所述计算机执行时使得所述计算机实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种指令发送方法，其特征在于，包括：当接收到待发送的一指令时，将所述指令写入缓存器以缓存，复位计数器并启动自计数；使用竞争方式执行第一操作与第二操作：所述第一操作包括：当所述计数器计数达到预设周期阈值时，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；所述第二操作包括：当所述缓存器中缓存的指令个数达到预设个数阈值，读取所述缓存器已缓存的指令，封装于一帧数据中，并复位计数器；发送所述一帧数据。2.如权利要求1所述的方法，其特征在于，所述将所述指令写入缓存器以缓存，复位计数器并启动自计数，包括：当将所述指令写入缓存器使得所述缓存器的缓存状态由空变为非空时，使所述缓存器的empty端口由高电平变为低电平；其中，所述缓存器的缓存状态为空时，empty端口为高电平，计数器保持复位状态；检测到所述empty端口由高电平变为低电平，计数器解除复位并启动自计数；当将所述指令写入缓存器使得所述缓存器中的缓存指令发生变化，则复位计数器。3.如权利要求1所述的方法，其特征在于，所述将所述指令写入缓存器以缓存，复位计数器并启动自计数，包括：将所述指令写入缓存器时，使所述缓存器的写入计数信号变化；检测到所述缓存器的写入计数信号变化时，复位计数器并启动自计数。4.如权利要求1所述的方法，其特征在于，所述读取所述缓存器已缓存的指令，及所述并复位计数器，包括：读取所述缓存器已缓存的指令时，使所述缓存器的读取计数信号变化；检测到所述缓存器的读取计数信号变化时，复位计数器。5.如权利要求1所述的方法，其特征在于，所述读取所述缓存器已缓存的指令，及所述并复位计数器，包括：读取所述缓存器已缓存的指令时，使所述缓存器缓存状态为空，从而使所述缓存器的empty端口为高电平；检测到所述empty端口为高电平时，复位计数器。6.如权利要求...

【专利技术属性】
技术研发人员：全斌，张军强，
申请(专利权)人：北京华峰装备技术有限公司，
类型：发明
国别省市：