充电控制电路、方法、设备、存储介质及存储器技术

本申请提供的一种充电控制电路、方法、设备、存储介质及存储器，该电路包括：分时控制模块，用于生成至少两个控制信号，至少两个控制信号的有效电平的起始时刻依次延后错开；晶体管阵列，包括串联在电源和功能模块之间的多个晶体管；多个晶体管划分为与至少两个控制信号一一对应的至少两个晶体管组；至少两个晶体管组根据对应的控制信号依次分时开启，以使功能模块的供电电流的峰值产生于在先开启的两个晶体管组的开启时刻之间。本申请通过将串联在功能模块与电源之间的多个晶体管划分为多组并分时开启，相较于同时开启，有效降低了晶体管导通时电源的充电峰值电流，避免充电电流较大使得电源电压下降较多进而影响其他功能模块工作的情况。块工作的情况。块工作的情况。

【技术实现步骤摘要】
充电控制电路、方法、设备、存储介质及存储器


[0001]本申请涉及通信技术，尤其涉及一种充电控制电路、方法、设备、存储介质及存储器。

技术介绍

[0002]在存储芯片降低功耗的相关技术中，在功能模块与电源之间串联有晶体管，通过控制晶体管的导通或断开以控制功能模块的工作状态。当晶体管导通时，电源为功能模块供电，使功能模块进入工作状态；当晶体管断开时，切断了功能模块与电源的连接，使功能模块进入非工作状态。
[0003]通常，为了保证功能模块在工作时有充足的电源电压，在功能模块与电源之间串联的晶体管的数量较多。在电源通过晶体管向功能模块进行供电的初始过程中，电源提供的充电电流的峰值可能会比较大，严重情况下可能会使电源电压降低，导致正在使用该电源供电的其他功能模块工作异常。
[0004]因此，如何降低晶体管导通时电源的充电峰值电流是亟待解决的问题。

技术实现思路

[0005]本申请提供一种充电控制电路、方法、设备、存储介质及存储器，用以降低晶体管导通时电源的充电峰值电流。
[0006]第一方面，本申请提供一种充电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种充电控制电路，其特征在于，包括：分时控制模块、晶体管阵列；所述分时控制模块，用于生成至少两个控制信号，所述至少两个控制信号的有效电平的起始时刻依次延后错开；所述晶体管阵列包括串联在电源和功能模块之间的多个晶体管；所述多个晶体管划分为与所述至少两个控制信号一一对应的至少两个晶体管组；所述至少两个晶体管组根据对应的控制信号依次分时开启，以使所述功能模块的供电电流的峰值产生于在先开启的两个晶体管组的开启时刻之间。2.根据权利要求1所述的电路，其特征在于，所述控制信号的数量为三个，包括：第一控制信号、第二控制信号和第三控制信号；相应地，所述晶体管组的数量为三个，包括：第一晶体管组、第二晶体管组和第三晶体管组；所述第一晶体管组、所述第二晶体管组和第三晶体管组根据对应的控制信号依次分时开启，以使所述功能模块的供电电流的峰值产生于在先开启的两个晶体管组的开启时刻之间，以及在所述第二晶体管组开启后所述功能模块的供电电压在预设时长内达到预设有效电压，以及在所述第三晶体管组开启后所述功能模块的供电电压达到额定工作电压，其中，所述预设有效电压小于所述额定工作电压。3.根据权利要求2所述的电路，其特征在于，所述预设有效电压为所述额定工作电压的87％～93％。4.根据权利要求2所述的电路，其特征在于，所述分时控制模块包括第一信号生成单元、第二信号生成单元和第三信号生成单元；所述第一信号生成单元作为所述分时控制模块的输入端，接收使能信号，并输出所述第一控制信号；所述第二信号生成单元与所述第一信号生成单元连接，接收所述第一控制信号，并输出所述第二控制信号；所述第三信号生成单元与所述第二信号生成单元连接，接收所述第二控制信号，并输出所述第三控制信号。5.根据权利要求4所述的电路，其特征在于，第一信号生成单元包括缓冲器；所述第二信号生成单元包括第一延时器和第一或门；所述第三信号生成单元包括第二延时器和第二或门；所述缓冲器的输入端接收所述使能信号，所述缓冲器的输出端输出所述第一控制信号；所述第一或门的第一输入端和所述第一延时器的输入端均与所述缓冲器的输出端连接，所述第一延时器的输出端与所述第一或门的第二输入端连接，所述第一或门的输出端输出所述第二控制信号；所述第二或门的第一输入端和所述第二延时器的输入端均与所述第一或门的输出端连接，所述...

【专利技术属性】
技术研发人员：邱安平，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：