磁传感器及其制造方法技术

本发明专利技术的磁传感器控制间隙的大小，以提高组装时的作业效率，且尽可能缩小传感器芯片的元件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内。磁传感器(10)具备以元件形成面(20a)相对于基板(2)的表面垂直的方式搭载于基板的传感器芯片(20)、和以表面(31)与元件形成面(20a)相对的方式搭载于基板的集磁体(30)。集磁体(30)具有位于表面(31)的相反侧的表面(32)，表面(31、32)两者被平坦化。由此，缩小元件形成面(20a)和集磁体(30)的间隙，并且产品间的偏差降低。而且，因为表面(32)也被平坦化，所以在向基板(2)搭载集磁体(30)时，相对于传感器芯片的方向性不存在，也提高组装时的作业效率。时的作业效率。时的作业效率。

【技术实现步骤摘要】
【国外来华专利技术】磁传感器及其制造方法


[0001]本专利技术涉及磁传感器及其制造方法，特别是涉及由搭载于基板表面的传感器芯片及集磁体构成的磁传感器及其制造方法。

技术介绍

[0002]磁传感器被广泛用于电流表及磁编码器等。以提高检测灵敏度为目的，有时在磁传感器中设置用于将磁通集中于传感器芯片的集磁体。例如，在专利文献1中公开有一种磁传感器，其具备以元件形成面相对于基板成垂直的方式搭载于基板的传感器芯片、和以端部与元件形成面相对的方式搭载于基板的集磁体。
[0003]专利文献1所记载的磁传感器因为以元件形成面相对于基板成垂直的方式，将传感器芯片进行90
°
放倒并搭载于基板，所以具有如下优点，即使在使用了长度长的集磁体的情况下，也能够将集磁体稳定地保持于基板上。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2017
‑
090192号公报

技术实现思路

[0007]专利技术所要解决的问题
[0008]但是，当集磁体的加工精度低时，传感器芯片的元件形成面和集磁体无法完全紧贴，有时在两者间产生微小的间隙。因为该间隙对磁场的检测灵敏度造成较大的影响，所以期望尽可能小，且期望控制间隙的大小，以使产品间的偏差收敛于一定的范围内。
[0009]在此，为了以尽可能缩小传感器芯片的元件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内的方式控制间隙的大小，考虑通过对与元件形成面相对的集磁体的表面进行研削或研磨而平坦化的方法。
[0010]但是，在集磁体为大致长方体形状的情况下，如果仅将与元件形成面相对的表面平坦化，则在向基板搭载集磁体时，需要确认集磁体的朝向的作业，存在作业效率会降低之类的问题。
[0011]因此，本专利技术的目的在于，提供能够以提高组装时的作业效率，且尽可能缩小传感器芯片的元件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内的方式，控制间隙的大小的磁传感器及其制造方法。
[0012]用于解决问题的技术方案
[0013]本专利技术提供一种磁传感器，其特征在于，具备：基板；传感器芯片，其具有形成有磁敏元件的元件形成面，以元件形成面相对于基板的表面垂直的方式搭载于基板的表面；以及集磁体，其以第一表面与传感器芯片的元件形成面相对的方式搭载于基板的表面，集磁体具有位于第一表面的相反侧的第二表面，第一及第二表面被平坦化。
[0014]根据本专利技术，因为提高集磁体的第一表面的平坦性，所以能够以尽可能缩小传感
器芯片的元件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内的方式，控制间隙的大小。而且，因为位于第一表面的相反侧的第二表面也被平坦化，所以在向基板搭载集磁体时，相对于传感器芯片的方向性不存在。由此，也提高组装时的作业效率。
[0015]在本专利技术中，也可以是，集磁体具有与基板的表面相对的第三表面，第三表面被平坦化。据此，因为集磁体的第三表面与基板大致无间隙地紧贴，所以能够降低基板和集磁体之间的间隙的偏差引起的传感器芯片的元件形成面和集磁体的间隙的偏差。而且，因为集磁体的第三表面与基板的摩擦降低，所以在组装时使集磁体在基板上滑动而容易进行与传感器芯片抵接的作业。
[0016]在本专利技术中，也可以是，集磁体具有位于第三表面的相反侧的第四表面，第三及第四表面被平坦化。据此，在向基板搭载集磁体时，因为相对于基板的方向性也不存在，所以进一步提高组装时的作业效率。
[0017]在本专利技术中，也可以是，集磁体具有与第一～第四表面正交的第五及第六表面，第五及第六表面被平坦化。据此，例如即使在以第五或第六表面与基板相对的方式挪用于搭载集磁体的规格的产品的情况下，也能够提高组装时的作业效率。
[0018]在本专利技术中，也可以是，第一～第四表面的平坦性比第五及第六表面的平坦性高。据此，能够简化将第五及第六表面平坦化的工序。
[0019]在本专利技术中，也可以是，第一及第二表面的算术平均波度Wa为0.1μm以下。据此，能够大幅降低元件形成面和集磁体的间隙引起的检测灵敏度的降低，并且可以大幅抑制产品间的检测灵敏度的偏差。
[0020]在本专利技术中，也可以是，集磁体由铁氧体材料构成。铁氧体材料虽然其平坦性在进行了切断加工的状态下低，但可以通过研削或研磨将第一及第二表面平坦化。
[0021]本专利技术提供一种磁传感器的制造方法，其特征在于，具备：从由磁性材料构成的块(block)切出集磁体的第一工序；通过对位于集磁体的互为相反侧的第一及第二表面进行研削或研磨，进行第一及第二表面平坦化的第二工序；以形成有磁敏元件的元件形成面相对于基板的表面垂直的方式，将传感器芯片搭载于基板的表面的第三工序；以及以第一表面与传感器芯片的元件形成面相对的方式，向基板的表面搭载集磁体的第四工序。
[0022]根据本专利技术，因为提高集磁体的第一表面的平坦性，所以能够以尽可能缩小传感器芯片的元件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内的方式控制间隙的大小。而且，因为位于第一表面的相反侧的第二表面也被平坦化，所以在向基板搭载集磁体时，相对于传感器芯片的方向性不存在。由此，也提高组装时的作业效率。
[0023]也可以是，在第二工序中，通过对与第一及第二表面正交的第三表面进行研削或研磨，将第三表面进一步平坦化，在第四工序中，以第三表面与基板的表面相对的方式向基板的表面搭载集磁体。据此，因为集磁体的第三表面与基板大致无间隙地紧贴，所以能够降低基板的集磁体之间的间隙的偏差引起的传感器芯片的元件形成面和集磁体的间隙的偏差。而且，因为集磁体的第三表面和基板的摩擦降低，所以在一边以集磁体的第一表面被推压于传感器芯片的元件形成面的方式对集磁体施力一边进行第四工序的情况下，集磁体容易在基板上滑动。
[0024]专利技术效果
[0025]这样，根据本专利技术，能够以提高组装时的作业效率，且尽可能缩小传感器芯片的元
件形成面和集磁体的间隙，并且将产品间的偏差收敛于一定的范围内的方式控制间隙的大小。
附图说明
[0026]图1是表示本专利技术优选的实施方式的磁传感器10的外观的示意性的立体图。
[0027]图2是用于说明传感器芯片20的元件形成面20a的结构的示意性的立体图。
[0028]图3是用于说明磁敏元件R1～R4的连接关系的电路图。
[0029]图4是用于说明集磁体30的结构的大致立体图。
[0030]图5的(a)～(c)是用于说明粘接剂71～73的涂布位置的示意图。
[0031]图6是表示集磁体30的表面31的算术平均波度Wa与产生于元件形成面20a和集磁体30之间的间隙G的关系的图表。
[0032]图7是表示间隙G和磁传感器10的灵敏度的关系的图表。
[0033]图8是用于说明磁传感器10的制造工序的流程图。
[0034]图9是用于说明一边对集磁体30施力一边进行粘接剂71的供给及固化的方法的示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种磁传感器，其特征在于，具备：基板；传感器芯片，其具有形成有磁敏元件的元件形成面，并且以所述元件形成面相对于所述基板的表面垂直的方式搭载于所述基板的所述表面；以及集磁体，其以第一表面与所述传感器芯片的所述元件形成面相对的方式搭载于所述基板的所述表面，所述集磁体具有位于所述第一表面的相反侧的第二表面，所述第一及第二表面被平坦化。2.根据权利要求1所述的磁传感器，其特征在于，所述集磁体具有与所述基板的所述表面相对的第三表面，所述第三表面被平坦化。3.根据权利要求2所述的磁传感器，其特征在于，所述集磁体具有位于所述第三表面的相反侧的第四表面，所述第三及第四表面被平坦化。4.根据权利要求3所述的磁传感器，其特征在于，所述集磁体具有与所述第一至第四表面正交的第五及第六表面，所述第五及第六表面被平坦化。5.根据权利要求4所述的磁传感器，其特征在于，所述第一至第四表面的平坦性高于所述第五及第六表面的平坦性。6.根据权利要求1～5中任一项所述的磁传感器，其特征在于，所述第一及第二表面的算术平均波度Wa为0.1μm以下。7.根据权利...

【专利技术属性】
技术研发人员：山地勇一郎，原川修，龟野诚，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：