【技术实现步骤摘要】
基于阈值电压调控的多异质结GaN HEMT制备方法
[0001]本专利技术属于半导体领域,具体涉及一种基于阈值电压调控的多异质结GaN HEMT制备方法。
技术介绍
[0002]随着无线通讯技术的飞速发展,传统的Si基、GaAs基半导体器件越来越难以满足高频段、大功率的市场需求。GaN基HEMT(高电子迁移率晶体管)因其宽禁带、耐高压、高迁移率等材料特性,在高频率和大功率应用方面有着显著优势。目前,GaN HEMT已经成功应用到诸如5G基站、卫星通讯和电动汽车等领域,正在影响人们生活的方方面面。
[0003]为进一步发掘GaN HEMT在电力电子和射频功率方面的应用潜力,近年来,双/多异质结GaN HEMT器件受到人们的广泛关注。多异质结GaN HEMT器件因其可形成多个二维电子气(简称2DEG)沟道,因此相比于单沟道器件有着更多的载流子,可以提升器件的饱和电流密度和输出功率密度。并且,多异质结GaN HEMT器件具有可调制rs
‑
Id(源电阻
‑
漏电流)关系,拓宽栅压摆幅来提高线
【技术保护点】
【技术特征摘要】
1.一种基于阈值电压调控的多异质结GaN HEMT制备方法,其特征在于,包括:在SiC衬底上依次生长GaN缓冲层及多个周期性排列的沟道势垒结构,得到Ga面GaN HEMT器件结构;其中,每个沟道势垒结构由GaN沟道层和之上的InAlN势垒层构成;多个沟道势垒结构采用第一结构参数或第二结构参数;所述第一结构参数中,GaN沟道层和InAlN势垒层的厚度分别为第一沟道厚度和第一势垒厚度;所述第二结构参数中,GaN沟道层和InAlN势垒层的厚度分别为第二沟道厚度和第二势垒厚度,且各InAlN势垒层经不同浓度的n型掺杂得到;在器件结构表面制备源极和漏极,并在器件结构侧面实现器件有源区隔离;在源极和漏极间的器件结构表面沉积钝化层,并针对栅极位置开孔刻蚀相应的钝化层;根据预先确定的沟道势垒结构刻蚀周期数和阈值电压的线性关系,在所述栅极位置的开孔处向下刻蚀沟道势垒结构,直至刻蚀周期数使阈值电压调控至预设要求,得到纵向的凹槽;其中,针对每个周期的沟道势垒结构的刻蚀,InAlN势垒层采用仅对自身刻蚀有效的第一刻蚀配方实现刻蚀;GaN沟道层采用仅对自身刻蚀有效的第二刻蚀配方实现刻蚀;每一刻蚀配方包含刻蚀工艺相关的多个参数;所述线性关系基于多个沟道势垒结构采用的任一种结构参数和沟道势垒结构刻蚀采用的两种刻蚀配方经实验确定;在所述凹槽内完成栅极制备,得到阈值电压调控后的多异质结GaN HEMT。2.根据权利要求1所述的基于阈值电压调控的多异质结GaN HEMT制备方法,其特征在于,所述SiC衬底的厚度为0.375mm;所述GaN缓冲层的厚度为1μm;各InAlN势垒层中In组份为17%。3.根据权利要求2所述的基于阈值电压调控的多异质结GaN HEMT制备方法,其特征在于,所述第一结构参数中,所述第一沟道厚度和所述第一势垒厚度均为10nm。4.根据权利要求2所述的基于阈值电压调控的多异质结GaN HEMT制备方法,其特征在于,所述第二结构参数中,所述第二沟道厚度为8nm;所述第一势垒厚度为12nm;除最上层的InAlN势垒层外,其余InAlN势垒层的掺杂浓度均为1
×
10
16
cm
...
【专利技术属性】
技术研发人员:杨凌,于谦,张濛,武玫,邹旭,时春州,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。