一种缓存一致性的验证和调试的实现方法技术

本申请公开了一种缓存一致性的验证和调试的实现方法，包括：先获取目标POWER处理器的Core信息以及Nest信息、构建NCT目标模块，并通过目标Tcl接口对NCT目标模块进行配置和驱动；再通过配置后的NCT目标模块对Core信息对应的各级Cache的状态进行配置，并在目标POWER处理器中的Nest驱动后，对已完成状态配置的Cache的状态转化进行验证和调试。本申请增加了新的NCT目标模块可以跳过Core直接驱动存储系统，简化验证和调试缓存一致性的实现难度，通过Tcl脚本配置及简单的Tcl命令可以配置好任意测试缓存一致性的场景，缩短验证和调试周期，支持自动化调试以及批量自动调试。支持自动化调试以及批量自动调试。支持自动化调试以及批量自动调试。

【技术实现步骤摘要】
一种缓存一致性的验证和调试的实现方法


[0001]本申请涉及信息
，具体涉及一种缓存一致性的验证和调试的实现方法。

技术介绍

[0002]缓存一致性，也叫高速缓冲存储器一致性(Cache coherence)，其是指在采用层次结构存储系统的计算机系统中，保证高速缓冲存储器中数据与主存储器中数据的相同机制。
[0003]在一个系统中，当许多不同的设备共享一个共同存储器资源，在高速缓存中的数据不一致，就会产生问题。这个问题在有数个CPU的多处理机系统中特别容易出现。因此，保证缓存一致性尤为重要，在设计缓存一致性协议时，现有技术往往通过两个方面进行，一方面借助已有物理处理器，通过选取合适的测试集，触发CPU高速缓存(CPU Cache)的状态配置，促使多核数(多Core)、多芯片(多chip)运行起来，借助性能监视单元(Performance Monitor Unit，PMU)事件来分析高速缓冲存储器(Cache)状态的变化情况；另一方面利用模拟器来构造整个CPU处理器的存储系统以及总线，同样需要选取合适的测试集，借助模拟的统计信息来收本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种缓存一致性的验证和调试的实现方法，其特征在于，所述方法包括：获取目标POWER处理器的Core信息以及Nest信息；构建NCT目标模块；所述NCT目标模块用于替代所述目标POWER处理器中的Core，为所述目标POWER处理器中的Nest提供所需要的数据，以驱动Nest的运行；通过目标Tcl接口对所述NCT目标模块进行配置和驱动；通过配置后的所述NCT目标模块对所述Core信息对应的各级Cache的状态进行配置，并在所述目标POWER处理器中的Nest驱动后，对已完成状态配置的Cache的状态转化进行验证和调试。2.根据权利要求1所述的方法，其特征在于，所述通过目标Tcl接口对所述NCT目标模块进行配置和驱动，包括：通过一组Tcl扩展命令对所述NCT目标模块进行配置和驱动，并实现所述Tcl扩展命令中每条命令的处理函数；所述Tcl扩展命令包括设置缓存一致性的命令、指定地址的状态配置命令以及设置请求地址为固定地址的命令。3.根据权利要求2所述的方法，其特征在于，所述设置缓存一致性的命令包括对Cache的编号、缓存状态、Core是否运行、Core的运行优先级、Cache的加载与存储、运行次数以及延迟周期数的设置。4.根据权利要求2所述的方法，其特征在于，所述指定地址的状态配置命令包括对Cache的编号、指定地址、缓存状态以及Core的运行优先级的设置。5.根据权利要求1所述的方法，其特征在于，所述通过配置后的所述NCT目标模块对所述Core信息对应的各级Cache的状态进行配置，并在所述目标POWER处理器中的Nest驱动后，对已完成状态配置的Cache的状态转化进行验证和调试，包括：基于所述Tcl扩展命令，通过目标链表获取并存储各级Cache的设置请求；将所述设置请求下发到对应的Core中，并根据所述设置请求完成每个Core中的Cache的状态配置，以及对所述目标POWER处理器中的Nest、Bus总线以及MC内存控制器进行驱动；根据每个Core中的操作内容，对所述已完成状态配置的Cache的...

【专利技术属性】
技术研发人员：徐继辉，
申请(专利权)人：合芯科技苏州有限公司，
类型：发明
国别省市：