电子封装和包括该电子封装的植入式医疗装置制造方法及图纸

本发明专利技术公开了电子封装和包括此类封装的植入式医疗装置的各个实施方案。该电子封装包括：单片封装衬底，该单片封装衬底具有第一主表面和第二主表面；集成电路，该集成电路设置在该封装衬底的有源区中；和导电通孔，该导电通孔穿过该封装衬底的无源区设置并且在该封装衬底的该第一主表面与该第二主表面之间延伸。该导电通孔通过该衬底的该无源区的一部分与该有源区分离。与该有源区分离。与该有源区分离。

【技术实现步骤摘要】
【国外来华专利技术】电子封装和包括该电子封装的植入式医疗装置
[0001]本申请要求于2020年9月9日提交的美国临时申请第63/076,042号的权益，该美国临时申请的公开内容通过引用整体并入本文。


[0002]本公开整体涉及电子封装，并且具体地涉及包括该电子封装的植入式医疗装置。

技术介绍

[0003]诸如用于植入式医疗装置(IMD)的那些电子组件的各种各样的电子组件采用电子电路系统，例如，用于对身体组织提供电刺激和/或监测生理状况。此类IMD可以以冲击能量和刺激脉冲的形式将电气治疗能量递送到所选择的身体组织，并且通常包括用于在规定条件下生成电能的输出电路系统，以及带有用于将电能递送到所选择的组织的刺激电极的至少一根引线。例如，已经开发了心脏起搏器和植入式心脏复律除颤器(ICD)，以用于在心动过缓发作期间维持期望的心率，或者用于在检测到严重心律失常时向心脏施加心脏复律或除颤治疗。还已知其他刺激神经、大脑、肌肉和器官组织的医疗装置用于治疗各种病症。
[0004]当前可用的IMD(包括ICD和植入式脉冲发生器(IPG))通常形成为具有：金属壳体，其被气密密封且因此不会渗透体液；以及针座或连接器组件，其安装在该壳体上以用于与一根或多根引线进行电气和机械连接。此类装置还具有用于与外部装置通信的遥测能力。过去20年，IMD已经从相对庞大的装置发展为功能日益增强的复杂的小型化装置。例如，对心脏复律/除颤引线和电极进行了许多改进，这些心脏复律/除颤引线和电极使心脏复律/除颤能量能够精确地递送到上下心腔的所选择的一个或多个部分，使得对心腔进行心脏复律或除颤所需的所递送的冲击能量已经减少。高压输出电路系统也在许多方面得到改进，以提供单相、双相或多相心脏复律/除颤冲击或脉冲波形，有时是心脏复律/除颤电极的特定组合，这在减少心脏复律或除颤所需冲击能量方面是有效的。
[0005]IMD的小型化使得包括电子电路系统部件的所有IMD部件的大小减小并且成本降低，其中期望增加密度并减小此类部件的大小，使得整个电路系统可以更加紧凑。随着IMD的尺寸减小，IMD的电子电路形成为集成电路以适配在最小空间内。此外，由于部件的尺寸也被减小，因此期望改进IMD封装内的尺寸的使用。对此期望的一种响应是通过对装置的封装的技术改进，其中通过诸如嵌入式集成电路的封装技术来包括输出电路系统。

技术实现思路

[0006]本公开的技术整体涉及电子封装以及利用此类封装的装置和系统的各个实施方案。电子封装的一个实施方案可以包括穿过封装衬底的无源区设置的通孔。该通孔可以通过该无源区的一部分与该封装衬底的有源区分离。此类有源区可以包括一个或多个集成电路，该一个或多个集成电路可以通过图案化导电层电连接至该通孔，该图案化导电层邻近该封装衬底的第一主表面或第二主表面中的至少一个主表面设置。
[0007]本公开包括但不限于以下条款：
[0008]条款1：在一个示例中，本公开的各方面涉及一种电子封装，所述电子封装包括：单片封装衬底，所述单片封装衬底具有第一主表面和第二主表面；集成电路，所述集成电路设置在所述封装衬底的有源区中；和导电通孔，所述导电通孔穿过所述封装衬底的无源区设置并且在所述封装衬底的所述第一主表面与所述第二主表面之间延伸。所述导电通孔通过所述衬底的所述无源区的一部分与所述有源区分离。
[0009]条款2：根据条款1所述的封装，所述封装还包括图案化导电层，所述图案化导电层邻近所述封装衬底的所述第一主表面和所述第二主表面中的至少一个主表面设置并且电连接至所述导电通孔和所述集成电路。
[0010]条款3：根据条款2所述的封装，其中所述图案化导电层邻近所述衬底的所述第一主表面设置，并且其中所述封装还包括第二图案化导电层，所述第二图案化导电层邻近所述衬底的所述第二主表面设置并且电连接至所述导电通孔。
[0011]条款4：根据条款2至3中任一项所述的封装，所述封装还包括设置在所述图案化导电层与所述封装衬底的所述第一主表面之间的介电层。
[0012]条款5：根据条款2至4中任一项所述的封装，所述封装还包括设置在所述第二图案化导电层与所述封装衬底的所述第二主表面之间的介电层。
[0013]条款6：根据条款1至5中任一项所述的封装，其中所述有源区在平行于所述封装衬底的所述第一主表面的平面中呈矩形形状，其中所述无源区还包括第二部分，并且其中所述无源区的所述部分和所述第二部分在平行于所述封装衬底的所述第一主表面的所述平面中设置在所述有源区的相对侧上。
[0014]条款7：根据条款1至6中任一项所述的封装，所述封装还包括第二导电通孔，所述第二导电通孔穿过所述封装衬底的所述无源区设置并且在所述封装衬底的所述第一主表面与所述第二主表面之间延伸，其中所述第二导电通孔通过所述衬底的所述无源区的所述第二部分与所述有源区分离。
[0015]条款8：根据条款1至7中任一项所述的封装，其中所述有源区嵌入在所述无源区内，使得所述有源区在平行于所述封装衬底的所述第一主表面的平面中被所述无源区围绕。
[0016]条款9：根据条款1至8中任一项所述的封装，其中所述导电通孔在与所述衬底的所述第一主表面和所述第二主表面基本上正交的方向上延伸。
[0017]条款10：根据条款1至9中任一项所述的封装，所述封装还包括保护环，所述保护环设置在衬底的所述第一主表面中，其中所述保护环界定所述有源区和所述集成电路。
[0018]条款11：根据条款1至10中任一项所述的封装，其中所述导电通孔包括设置在所述通孔的一个或多个壁上的介电层。
[0019]条款12：根据条款11所述的封装，其中所述导电通孔还包括设置在所述通孔中的导电材料，使得所述介电材料位于所述导电材料与所述通孔的所述一个或多个壁之间。
[0020]条款13：根据条款12所述的封装，其中所述导电通孔还包括设置在所述通孔内的绝缘材料，使得所述导电材料设置在所述通孔的所述一个或多个壁与所述绝缘材料之间。
[0021]条款14：根据条款1至13中任一项所述的封装，其中所述集成电路包括以下中的至少一者：场效应晶体管(FET)、金属氧化物半导体(MOS)、MOSFET、绝缘栅双极结型晶体管(IGBT)、晶闸管、双极晶体管、二极管、MOS控制的晶闸管、电阻器、电容器、电感器、传感器混
合信号专用集成电路(ASIC)、数字电路或模拟电路。
[0022]条款15：根据条款1至14中任一项所述的封装，所述封装还包括导电柱，所述导电柱设置在所述导电通孔内并且电连接至所述集成电路。
[0023]条款16：根据条款1至15中任一项所述的封装，所述封装还包括导电焊盘，所述导电焊盘设置在所述衬底的所述第一主表面或所述第二主表面上并且电连接至所述集成电路。
[0024]条款17：在另一示例中，本公开的各方面涉及一种晶圆，所述晶圆包括晶圆衬底和多个电子封装，所述多个电子封装设置在所述晶圆衬底上。每个电子封装包括：封装衬底，所述封装衬底由所述晶圆衬底形成并且具有第一主表面和第本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子封装，所述电子封装包括：单片封装衬底，所述单片封装衬底包括第一主表面和第二主表面；集成电路，所述集成电路设置在所述封装衬底的有源区中；和导电通孔，所述导电通孔穿过所述封装衬底的无源区设置并且在所述封装衬底的所述第一主表面与所述第二主表面之间延伸，其中所述导电通孔通过所述衬底的所述无源区的一部分与所述有源区分离。2.根据权利要求1所述的封装，所述封装还包括图案化导电层，所述图案化导电层邻近所述封装衬底的所述第一主表面和所述第二主表面中的至少一个主表面设置并且电连接至所述导电通孔和所述集成电路。3.根据权利要求2所述的封装，其中所述图案化导电层邻近所述衬底的所述第一主表面设置，其中所述封装还包括第二图案化导电层，所述第二图案化导电层邻近所述衬底的所述第二主表面设置并且电连接至所述导电通孔。4.根据权利要求2至3中任一项所述的封装，所述封装还包括设置在所述图案化导电层与所述封装衬底的所述第一主表面之间的介电层。5.根据权利要求2至4中任一项所述的封装，所述封装还包括设置在所述第二图案化导电层与所述封装衬底的所述第二主表面之间的介电层。6.根据权利要求1至5中任一项所述的封装，其中所述有源区在平行于所述封装衬底的所述第一主表面的平面中呈矩形形状，其中所述无源区还包括第二部分，其中所述无源区的所述部分和所述第二部分在平行于所述封装衬底的所述第一主表面的所述平面中设置在所述有源区的相对侧上。7.根据权利要求1至6中任一项所述的封装，所述封装还包括第二导电通孔，所述第二导电通孔穿过所述封装衬底的所述无源区设置并且在所述封装衬底的所述第一主表面与所述第二主表面之间延伸，其中所述第二导电通孔通过所述衬底的所述无源区的所述第二部分与所述有源区分离。8.根据权利要求1至7中任一项所述的封装，其中所述有源区嵌入在所述无源区内，使得所述有源区在平行于所述封装衬底的所述第一主表面的平面中被所述无源区围绕。9.根据权利要求1至8中任一项所述的封装，其中所述导电通孔在与所述衬底的所述第一主表面和所述第二主表面基本上正交的方向上延伸。10.根据权利要求1至9中任一项所述的封装，所述封装还包括保护环，所述保护环设置在衬底的所述第一主表面中，其中所述保护环界定所述有源区和所述集成电路。11.根据权利要求1至10中任一项所述的封装，其中所述导电通孔包括设置在所述通孔的一个或多个壁上的介电层。12.根据权利要求11所述的封装，其中所述导电通孔还包括设置在所述通孔中的导电材料，使得所述介电材料位于所述导电材料与所述通孔的所述一个或多个壁之间。13.根据权利要求12所述的封装，其中所述导电通孔还包括设置在所述通孔内的绝缘材料，使得所述导电材料设置在所述通孔的所述一个或多个壁与所述绝缘材料之间。14.根据权利要求1至13中任一项所述的封装，其中所述集成电路包括以下中的至少一者：场效应晶体管(FET)、金属氧化物半导体(MOS)、MOSFET、绝缘栅双极结型晶体管(IGBT)、晶闸管、双极晶体管、二极管、MOS控制的晶闸管、电阻器、电容器、电感器、传感器混合信号
专用集成电路(ASIC)、数字电路或模拟电路。15.根据权利要求1至14中任一项所述的封装，所述封装还包括导电柱，所述导电柱设置在所述导电通孔内并且电连接至所述集成电路。16.根据权利要求1至15中任一项所述的封装，所述封装还包括导电焊盘，所述导电焊盘设置在所述衬底的所述第一主表面或所述第二主表面上并且电连接至所述集成电路。17.一种晶圆，所述晶圆包括：晶圆衬底；和多个电子封装，所述多个电子封装设置在所述晶圆衬底上，其中每个电子封装包括：封装衬底，所述封装衬底由所述晶圆衬底形成并且包括第一主表面和第二主表面；集成电路，所述集成电路设置在所述封装衬底的有源区中；和导电通孔，所述导电通孔穿过所述封装衬底的无源区设置并且在所述封装衬底的所述第一主表面与所述第二主表面之间延伸，其中所述导电通孔通过所述衬底的所述无源区的一部分与所述有源区分离。18.根据权利要求17所述的晶圆，其中每个电子封装还包括图案化导电层，所述图案化导电层邻近所述封装衬底的所述第一主表面和所述第二主表面中的至少一个主表面设置并且电连接至所述导电通孔和所述集成电路。19.根据权利要求18所述的晶圆，其中所述图案化导电层邻近所述衬底的所述第一主表面设置，其中每个封装还包括第二图案化导电层，所述第二图案化导电层邻近所述衬底的所述第二主表面设置并且电连接至所述导电通孔。20.根据权利要求18至19中任一项所述的晶圆，其中每个电子封装还包括设置在所述图案化导电层与所述封装衬底的所述第一主表面之间的介电层。21.根据权利要求18至20中任一项所述的晶圆，其中每个电子封装还包括设置在所述第二图案化导电层与所述封装衬底的所述第二主表面之间的介电层。22.根据权利要求17至21中任一项所述的晶圆，其中每个电子封装的所述有源区在平行于所述封装衬底的第一主表面的平面中呈矩形形状，其中所述无源区还包括第二部分，其中所述无源区的所述部分和所述第二部分在平行于所述封装衬底的所述第一主表面的所述平面中设置在所述有源区的相对侧上。23.根据权利要...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：美敦力公司，
类型：发明
国别省市：