线性反馈移位寄存器、资源分配方法、设备及存储介质组成比例

本发明专利技术提供了一种线性反馈移位寄存器，应用于计算机技术领域，包括：可重构配置模块，用于接收该待处理算法需要使用的移位数据链的配置信息，并基于该配置信息生成配置指令，将该配置指令发送给移位寄存器阵列，该移位寄存器阵列，包括多个移位寄存器，该移位寄存器阵列用于按照该配置指令，在该多个移位寄存器中存放该移位数据链，其中，该移位数据链的配置信息包括该移位数据链的数目信息、每条该移位数据链的长度信息和每条该移位数据链的宽度信息。本发明专利技术还提供了一种资源分配方法、电子设备及存储介质，可提高资源利用率。可提高资源利用率。可提高资源利用率。

【技术实现步骤摘要】
线性反馈移位寄存器、资源分配方法、设备及存储介质


[0001]本专利技术涉及计算机
，尤其涉及一种线性反馈移位寄存器、资源分配方法、电子设备及存储介质。

技术介绍

[0002]线性反馈移位寄存器(LFSR，Linear Feedback Shift Registers)具有可重构特性，现有的可重构计算装置在支持序列算法时，可以将算法需要使用的移位数据链存放在LFSR内部，其中，移位数据链长度、宽度、反馈输入位置及抽头位置等均设置为可重构配置以适应不同的算法的需求。
[0003]但是现有技术中，一个LFSR仅能单独对应负责一个算核的算法实现，当无需实现该算法，也即该算核不进行工作时将会导致该LFSR得不到有效利用，同时，不同的算法对于LFSR使用不一样，甚至有些算法不需要使用LFSR，因此现有LFSR利用率较低。

技术实现思路

[0004]本专利技术的主要目的在于提供一种线性反馈移位寄存器、资源分配方法电子设备及存储介质，旨在解决现有LFSR利用率较低的技术问题。
[0005]为实现上述目的，本专利技术实施例第一方面提供一种线性反馈移位寄存器，与多个算核相连，至少一所述算核用于实现一待处理算法，包括：
[0006]可重构配置模块，用于接收所述待处理算法需要使用的移位数据链的配置信息，并基于所述配置信息生成配置指令，将所述配置指令发送给移位寄存器阵列；
[0007]所述移位寄存器阵列，包括多个移位寄存器，所述移位寄存器阵列用于按照所述配置指令，在所述多个移位寄存器中存放所述移位数据链；
[0008]其中，所述移位数据链的配置信息包括所述移位数据链的数目信息、每条所述移位数据链的长度信息和每条所述移位数据链的宽度信息。
[0009]在本专利技术一实施例中，所述可重构配置模块，还用于获取当前所述移位寄存器阵列中所有移位寄存器的使用状态，从所述使用状态为当前没有使用的移位寄存器中确定符合所述移位数据链的配置信息的至少一个目标移位寄存器；
[0010]所述线性反馈移位寄存器还包括互联模块，所述互联模块用于打开所述至少一个目标移位寄存器之间的数据通路。
[0011]在本专利技术一实施例中，所述线性反馈移位寄存器还包括：
[0012]数据缓存模块，用于在实现一所述待处理算法的移位过程中，对生成的反馈数据进行缓存，并在对所有所述反馈数据缓存完成的情况下，将所述反馈数据发送给所述移位寄存器阵列。
[0013]在本专利技术一实施例中，所述移位寄存器阵列满足以下至少一项：
[0014]所述多个移位寄存器的移位宽度可以相同或者不同；
[0015]同一条所述移位数据链使用的所有所述移位寄存器的移位宽度均相同；
[0016]所述移位寄存器包括多个寄存器，所述多个寄存器的移位宽度均相同。
[0017]在本专利技术一实施例中，存放同一条移位数据链的所有移位寄存器之间的数据通路为打开状态，存放不同移位数据链的移位寄存器之间的数据通路为关闭状态。
[0018]在本专利技术一实施例中，所述互联模块，还用于将所述待处理算法对应的算核与所述目标移位寄存器进行数据连接。
[0019]本专利技术实施例第二方面提供一种基于第一方面所述的线性反馈移位寄存器的资源分配方法，所述方法包括：
[0020]根据待处理算法确定需要使用的移位数据链的配置信息，所述移位数据链的配置信息包括所述移位数据链的数目信息、每条所述移位数据链的长度信息和每条所述移位数据链的宽度信息；
[0021]获取所述线性反馈移位寄存器中所有移位寄存器的使用状态，所述使用状态包括当前正在使用和当前没有使用；
[0022]从所述使用状态为当前没有使用的移位寄存器中确定符合所述移位数据链的配置信息的至少一个目标移位寄存器，所述目标移位寄存器用于执行所述待处理算法。
[0023]在本专利技术一实施例中，所述方法还包括：
[0024]在执行所述待处理算法的过程中，若所述目标移位寄存器的数量为多个，则保持所有所述至少一个目标移位寄存器之间的数据通路打开；
[0025]在所述待处理算法执行完成的情况下，断开所述至少一个目标移位寄存器之间的所有的数据通路。
[0026]本专利技术实施例第三方面提供了一种电子设备，包括：
[0027]一个或多个处理器；
[0028]存储装置，用于存储一个或多个程序，
[0029]其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器执行根据本专利技术实施例第二方面提供的资源分配方法。
[0030]本专利技术实施例第四方面提供了一种计算机可读存储介质，其上存储有可执行指令，该指令被处理器执行时使处理器执行本专利技术实施例第二方面提供的资源分配方法。
[0031]从上述本专利技术实施例可知，本专利技术提供的线性反馈移位寄存器，与多个算核相连，至少一该算核用于实现一待处理算法，该线性反馈移位寄存器包括：可重构配置模块，用于接收该待处理算法需要使用的移位数据链的配置信息，并基于该配置信息生成配置指令，将该配置指令发送给移位寄存器阵列，该移位寄存器阵列，包括多个移位寄存器，该移位寄存器阵列用于按照该配置指令，在该多个移位寄存器中存放该移位数据链，其中，该移位数据链的配置信息包括该移位数据链的数目信息、每条该移位数据链的长度信息和每条该移位数据链的宽度信息。在线性反馈移位寄存器需要处理多种算法的情况下，通过可重构配置模块，将算法需要使用的移位数据链存放于移位寄存器阵列，仅使用一个资源可分配的线性反馈移位寄存器即可支持多种算法，提高资源利用率。
附图说明
[0032]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1示意性示出了根据本专利技术一实施例的线性反馈移位寄存器的结构图；
[0034]图2示意性示出了根据本专利技术一实施例的移位寄存器中寄存器的示意图；
[0035]图3示意性示出了根据本专利技术一实施例的线性反馈移位寄存器的示意图；
[0036]图4示意性示出了根据本专利技术一实施例的线性反馈移位寄存器的互联关系的示意图；
[0037]图5示意性示出了根据本专利技术一实施例的资源分配方法的示意图；
[0038]图6示意性示出了根据本专利技术实施例的适于实现资源分配方法的电子设备的方框图。
具体实施方式
[0039]以下，将参照附图来描述本专利技术的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本专利技术实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种线性反馈移位寄存器，其特征在于，与多个算核相连，至少一所述算核用于实现一待处理算法，包括：可重构配置模块，用于接收所述待处理算法需要使用的移位数据链的配置信息，并基于所述配置信息生成配置指令，将所述配置指令发送给移位寄存器阵列；所述移位寄存器阵列，包括多个移位寄存器，所述移位寄存器阵列用于按照所述配置指令，在所述多个移位寄存器中存放所述移位数据链；其中，所述移位数据链的配置信息包括所述移位数据链的数目信息、每条所述移位数据链的长度信息和每条所述移位数据链的宽度信息。2.根据权利要求1所述的线性反馈移位寄存器，其特征在于，所述可重构配置模块，还用于获取当前所述移位寄存器阵列中所有移位寄存器的使用状态，从所述使用状态为当前没有使用的移位寄存器中确定符合所述移位数据链的配置信息的至少一个目标移位寄存器；所述线性反馈移位寄存器还包括互联模块，所述互联模块用于打开所述至少一个目标移位寄存器之间的数据通路。3.根据权利要求1所述的线性反馈移位寄存器，其特征在于，所述线性反馈移位寄存器还包括：数据缓存模块，用于在实现一所述待处理算法的移位过程中，对生成的反馈数据进行缓存，并在对所有所述反馈数据缓存完成的情况下，将所述反馈数据发送给所述移位寄存器阵列。4.根据权利要求1所述的线性反馈移位寄存器，其特征在于，所述移位寄存器阵列满足以下至少一项：所述多个移位寄存器的移位宽度可以相同或者不同；同一条所述移位数据链使用的所有所述移位寄存器的移位宽度均相同；所述移位寄存器包括多个寄存器，所述多个寄存器的移位宽度均相同。5.根据权利要求1所述的线性反馈移位寄存器...

【专利技术属性】
技术研发人员：程利甫，朱建峰，冯春阳，苟鹏飞，魏少军，
申请(专利权)人：合芯科技有限公司，
类型：发明
国别省市：