内存访问方法、内存控制器、高带宽内存及电子设备技术

本发明专利技术提供一种内存访问方法、内存控制器、高带宽内存及电子设备，内存控制器在处理当前命令之前，判断命令队列中从当前命令开始的连续多条命令是否命中同一个伪通道，若是，置起同步信号；发送当前命令至高带宽内存，若当前命令为写命令，识别同步信号是否被置起，当识别到同步信号被置起后，驱动所有DQ总线传输数据至高带宽内存；若当前命令为读命令，识别同步信号是否被置起，当识别到同步信号被置起后，解析所有DQ总线上的数据并处理。本发明专利技术能够充分利用高带宽内存的DQ总线带宽。能够充分利用高带宽内存的DQ总线带宽。能够充分利用高带宽内存的DQ总线带宽。

【技术实现步骤摘要】
内存访问方法、内存控制器、高带宽内存及电子设备


[0001]本专利技术涉及内存访问
，尤其涉及一种内存访问方法、内存控制器、高带宽内存及电子设备。

技术介绍

[0002]神经网络等新兴的应用程序需要较大的计算能力和内存能力来训练不同的数据集，因此内存带宽变得至关重要。由此业内提出了HBM(High Bandwidth Memory，高带宽内存)，HBM是将很多个DDR芯片堆叠在一起后和GPU封装在一起，实现大容量，高位宽的DDR组合阵列。
[0003]HBM通过伪通道(pseudo channel)工作机制实现了相比单通道工作机制更高总线带宽的性能。现有的伪通道工作机制，是将一个128bit DQ总线分为两个64bit的pseudo channel，两个pseudo channel共用CA(command address)总线，这样的工作机制可以在pseudo channel A的激活页，读命令，数据收发的等待间隔中，使用CA总线往pseudo channel B中发送其他命令，两个由64bit DQ组成的pseudo chann本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存访问方法，其特征在于，应用于内存控制器，所述内存访问方法包括：在处理当前命令之前，判断命令队列中从当前命令开始的连续多条命令是否命中同一个伪通道，若是，置起同步信号；发送当前命令至高带宽内存，若所述当前命令为写命令，识别所述同步信号是否被置起，当识别到所述同步信号被置起后，驱动所有DQ总线传输数据至高带宽内存；若所述当前命令为读命令，识别所述同步信号是否被置起，当识别到所述同步信号被置起后，解析所有DQ总线上的数据并处理。2.根据权利要求1所述的内存访问方法，其特征在于，所述同步信号是一个电平信号，或者，所述同步信号是内存控制器上一个寄存器的指示位。3.根据权利要求1所述的内存访问方法，其特征在于，所述方法还包括：处理完所述当前命令后，识别所述同步信号是否被置起，当识别到所述同步信号被置起后，释放所述同步信号。4.一种内存访问方法，其特征在于，所述内存访问方法包括：接收内存控制器发送的当前命令，若所述当前命令为写命令，识别同步信号是否被置起，当识别到所述同步信号被置起后，解析所有DQ总线上的数据并处理；若所述当前命令为读命令，识别所述同步信号是否被置起，当识别到所述同步信号被置起后，驱动所有DQ总线传输数据至内存控制器；其中所述同步信号是由内存控制器控制的，用于指示所有DQ总线是否有效。5.根据权利要求4所述的内存访问方法，其特征在于，所述同步信号是一个电平信号，或者，所述同步信号是内存控制器上一个寄存器的指示位。6.一种内存控制器，其特征在于，所述内存控制器包括：同步模块，用于在处理当前命令之前，判断命令队列中从当前命令开始的连续多条命令是否命中同一个伪通道，若是，置起同步信号；命令发送模块，用于发送当前命令至高带宽内存；第一同步驱动模块，用于若所述当前命令为写命令，识别所述同步信号是否被...

【专利技术属性】
技术研发人员：钟礼辉，
申请(专利权)人：成都海光集成电路设计有限公司，
类型：发明
国别省市：