基于FPGA和千兆以太网的LED联机控制系统技术方案

本申请公开了一种基于FPGA和千兆以太网的LED联机控制系统，通过FPGA模块和千兆以太网PHY模块提高数据流的传输效率及利用率，解决现有技术中LED联机控制时数据传输速率慢、时延大的技术问题。其包括至少一台主机、与所述各主机对应级联的各从机，所述主机或从机包括FPGA模块、千兆以太网输入PHY模块和千兆以太网输出PHY模块、RJ45千兆端口、时钟模块；所述主机还包括与主机FPGA模块对应电连接的MCU模块、与所述MCU模块对应电连接的蓝牙模块、与所述MCU模块对应电连接的用于多主机同步的百兆以太网PHY模块及相应的RJ45百兆端口；所述从机还包括与其FPGA模块对应电连接的LED控制输出端口。具有数据传输时延低、效率快等优点。效率快等优点。效率快等优点。

【技术实现步骤摘要】
基于FPGA和千兆以太网的LED联机控制系统


[0001]本申请涉及LED控制
，具体涉及一种基于FPGA和千兆以太网的LED联机控制系统。

技术介绍

[0002]LED灯具具有节能环保、长寿命、高光效等突出的特点，可用于照明、广告装饰、信息指示等多方面的用途。但对于具有数干个LED发光单元的灯具，如路灯、装饰用灯具等，在需要按一定规则同步进行图案、色彩、亮度、亮灭等变化的控制时，则需要增加相应的控制器系统对各LED发光单元的色彩、亮度进行统一协调控制。
[0003]现有技术中，LED控制方式大多采用一主多从的控制结构，其主要包括一台主机和多台从机，主机和各从机内以单片机作为控制核心，采用级联的方式利用标准以太网协议进行LED控制信号的传输，进而使得各从机达到对其所控制的LED发光单元进行色彩/亮度调整的目的。例如，专利技术人知晓的一种可直观判断产品性能的LED同步控制器（CN207235162U ），其包括一台主机以及一台以上的从机，主机与各从机间采用一主多从的级联方式连接，且主机与从机、从机与从机之间通过网线进行信号传输，同步信号按照级联路径在网线中从主机至各从机依次转发，从而达到灯具的同步控制。
[0004]但本申请专利技术人在实现本申请实施例中技术方案的过程中，发现上述技术至少存在如下技术问题：数据传输速率慢、时延大；一方面，由于进行LED控制时主机需要向各从机分发海量控制数据，采用以太网协议进行数据传输时，会产生较多的冗余数据，极大削减数据流的利用率；另一方面，各从机单片机接受控制数据时，会先读取再转发，由此带来传输延时，这种延时会随着级联设备的增加而增加，最终影响控制效果。
[0005]公开于该
技术介绍
部分的信息仅用于加深对本公开的
技术介绍
的理解，而不应当被视为承认或以任何形式暗示该信息构成本领域技术人员所公知的现有技术。

技术实现思路

[0006]鉴于以上技术问题中的至少一项，本公开提供了一种基于FPGA和千兆以太网的LED联机控制系统，通过FPGA模块和千兆以太网PHY模块提高数据流的传输效率及利用率，解决现有技术中LED联机控制时数据传输速率慢、时延大的技术问题。
[0007]根据本公开的一个方面，提供一种基于FPGA和千兆以太网的LED联机控制系统，包括至少一台主机、与所述各主机对应级联的各从机，所述主机或从机包括FPGA模块、与所述FPGA模块对应通信连接的千兆以太网输入PHY模块和千兆以太网输出PHY模块、与所述千兆以太网输入及输出PHY模块对应通信连接的RJ45千兆端口、用于向所述千兆以太网输入及输出PHY模块提供基准时钟信号的时钟模块；
[0008]所述主机还包括与主机FPGA模块对应电连接的MCU模块、与所述MCU模块对应电连接的蓝牙模块、与所述MCU模块对应电连接的用于多主机同步的百兆以太网PHY模块及相应的RJ45百兆端口；
[0009]所述从机还包括与其FPGA模块对应电连接的LED控制输出端口。
[0010]在本公开的一些实施例中，所述主机与一从机间、其余从机间分别采用CAT6及其以上规格的千兆以太网对应通信连接。
[0011]在本公开的一些实施例中，包括三台及以上多台主机的LED联机控制系统还设有用于多主机信号同步用的交换机。
[0012]在本公开的一些实施例中，所述FPGA模块与千兆以太网输入PHY模块和/或千兆以太网输出PHY模块间采用RGMII接口对应通信连接。
[0013]在本公开的一些实施例中，所述千兆以太网输入PHY模块和/或千兆以太网输出PHY模块与所述RJ45千兆端口间采用MDI接口对应通信连接。
[0014]在本公开的一些实施例中，还包括向各模块对应提供5V/3.3V/1.2V工作电源的电源模块。
[0015]在本公开的一些实施例中，所述MCU模块与百兆以太网输入PHY模块间采用RGMII接口对应通信连接。
[0016]本申请实施例中提供的一个或多个技术方案，至少具有如下任一技术效果或优点：
[0017]1. 由于采用了并行运算的FPGA模块，可实现数据的接收和转发并行运行，解决了现有技术中先接收再转发到导致的传输时延问题，使数据在从机中的传输时延得到了极大的降低，且消除了多台从机级联时延时的累积效应。
[0018]2.可基于FPGA设计合理的通信协议，减少标准以太网协议中的各种协议控制器字段，使得传输相同大小的有效数据使用的数据流更少，由此提高数据的传输效率。
[0019]3. 利用千兆以太网PHY模块的硬件速度优势及与FPGA模块设定的通信协议配合，可实现超大数据包的传输，有效减少数据传输时间，进而避免由于数据传输时延造成的LED显示时延，保证了对LED的统一控制效果。
附图说明
[0020]图1为本申请一实施例中LED控制主机的模块示意图。
[0021]图2为本申请一实施例中LED控制从机的模块示意图。
[0022]图3为本申请一实施例中单主机的LED连接控制系统的结构示意图。
[0023]图4为本申请一实施例中双主机的LED连接控制系统的结构示意图。
[0024]图5为本申请一实施例中多主机的LED连接控制系统的结构示意图。
[0025]以上各图中，1为MCU模块，2为FPGA模块，30为千兆以太网PHY模块，31为百兆以太网PHY模块，40为RJ45千兆端口，41为RJ45百兆端口，50为RGMII接口，51为GMII接口，52为XMC接口，6为时钟模块，7为蓝牙模块，8为LED控制输出端口，90为LED控制主机，91为LED控制从机，92为千兆网线，93为百兆网线，94为交换机。
具体实施方式
[0026]以下实施例中所涉及或依赖的程序均为本
的常规程序或简单程序，本领域技术人员均能根据具体应用场景做出常规选择或者适应性调整。
[0027]以下实施例中所涉及的单元模块等器件，如无特别说明，则均为常规市售产品。
[0028]为了更好的理解本申请技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
[0029]本例公开一种基于FPGA和千兆以太网的LED联机控制系统，其包括一台或多台主机、与各主机对应级联的各从机。
[0030]参见图1，LED控制主机包括MCU模块1、FPGA模块2、千兆以太网PHY模块30、RJ45千兆端口40、百兆以太网PHY模块31、时钟模块6、蓝牙模块7。其中MCU模块1作为LED控制主机的控制核心，起到LED控制信息的接收、读取、处理，并进一步发送给主机FPGA模块2及千兆以太网PHY模块30后进行数据的高效率传输。在本实施例中MCU采用AT32系列单片机，在其他的一些实施例中选用其他系列的单片机作为控制核心。为实现主机的蓝牙通信功能，达到其余终端如手机等多终端控制目的，设有蓝牙模块7，该蓝牙模块将其获取的数据通过异步通信与MCU模块1对应的串口对应电连接，实现LED控制数据从蓝牙模本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA和千兆以太网的LED联机控制系统，包括至少一台主机、与所述各主机对应级联的各从机，其特征在于，所述主机或/和从机包括FPGA模块、与所述FPGA模块对应通信连接的千兆以太网输入PHY模块和千兆以太网输出PHY模块、与所述千兆以太网输入及输出PHY模块对应通信连接的RJ45千兆端口、用于向所述千兆以太网输入及输出PHY模块提供基准时钟信号的时钟模块；所述主机还包括与主机FPGA模块对应电连接的MCU模块、与所述MCU模块对应电连接的蓝牙模块、与所述MCU模块对应电连接的用于多主机同步的百兆以太网PHY模块及相应的RJ45百兆端口；所述从机还包括与其FPGA模块对应电连接的LED控制输出端口。2.根据权利要求1所述的基于FPGA和千兆以太网的LED联机控制系统，其特征在于，所述主机与一从机间、其余从机间分别采用CAT6及其以上规格的千兆以太网对应通信连接。3.根据权利要求1所述的基于FPGA和千兆以太网的LED联机控制系统，其特...

【专利技术属性】
技术研发人员：李涛，熊波，赵崇崇，张旭，
申请(专利权)人：郑州朗威电子科技有限公司，
类型：新型
国别省市：