放大电路制造技术

一种放大电路，包含：多个第一晶体管；第二晶体管，串联于该第一晶体管；以及补偿电容组，包含多个补偿电容以及多个开关。当放大电路运行于第一增益模式，第一数量的第一晶体管被导通且第二数量的补偿电容耦接于第一晶体管的第一端以及第二端之间。当放大电路运行于第二增益模式，第三数量的第一晶体管被导通且第四数量的补偿电容耦接于第一晶体管的该第一端以及第二端之间。第一数量大于第三数量，且第二数量大于该第四数量。二数量大于该第四数量。二数量大于该第四数量。

【技术实现步骤摘要】
放大电路


[0001]本专利技术是关于放大电路，特别是关于可降低寄生电容效应的放大电路。

技术介绍

[0002]已知技术中的共源共栅LNA放大器(Cascode Low Noise Amplifier，共源共栅低噪声放大器)可提供所需的增益。然而，其晶体管间可能产生寄生电容效应，进而增加了共源共栅LNA放大器的噪声指数(Noise Figure)。寄生电容也可能产生其他的问题。举例来说，寄生电容具有不稳定的电容值，因此也可能使共源共栅LNA放大器变得不稳定。
[0003]已知的共源共栅LNA放大器通常未包含降低寄生电容效应的机制。有些共源共栅LNA放大器会以电感之类的元件来抵消寄生电容。然而，这些元件可能会造成漏电流的问题。
[0004]因此，需要一种新的机制来降低寄生电容效应。

技术实现思路

[0005]因此，本专利技术的一个目的是提供一种放大电路，其架构可降低寄生电容效应。
[0006]本专利技术的一个实施例公开了一种放大电路，包含：第一晶体管；第二晶体管，串联于该第一晶体管；多个开关；以及多个补偿电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种放大电路，包含：第一晶体管；第二晶体管，串联于所述第一晶体管；多个开关；以及多个补偿电容，选择性的耦接于所述第一晶体管的第一端以及第二端，所述第一端以及所述第二端为非控制端；其中每一个所述补偿电容与对应的所述开关串联，且所述多个补偿电容并联。2.如权利要求1所述的放大电路，其中所述第一晶体管为共栅极放大器，所述第二晶体管为共源极放大器。3.如权利要求1所述的放大电路，其中所述第一晶体管以及所述第二晶体管为NMOS，所述第一端为漏极，所述第二端为源极。4.如权利要求3所述的放大电路，其中所述第一晶体管的所述第一端接收第一预定电压，所述第一晶体管的所述第二端耦接所述第二晶体管的漏极，所述第二晶体管的栅极接收输入电压，所述第二晶体管的源极耦接地电位。5.一种放大电路，包含：多个第一晶体管；第二晶体管，串联于所述多个第一晶体管；以及补偿电容组，包含多个补偿电容以及多个开关，其中每一个所述补偿电容与对应的所述开关串联，且所述多个补偿电容并联；其中当所述放大电路运行于第一增益模式，第一数量的第一晶体管被导通且第二数量的所述补偿电容耦接于所述多个第一晶体管的第...

【专利技术属性】
技术研发人员：张洋，施冠宇，张家润，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：