片上多电源域系统中的自动测试模式生成电路装置制造方法及图纸

本公开的各实施例总体上涉及片上多电源域系统中的自动测试模式生成电路装置。本文中描述了具有测试电路装置的集成电路芯片，该测试电路装置被设计为使得可以使用相同的扫描链压缩器解压缩器电路来执行不同电源域的独立可选择测试。本文中还公开了具有测试电路装置的集成电路芯片，该测试电路装置被设计为使得可以使用多个不同扫描链压缩器解压缩器电路来执行不同电源域的独立可选择测试。路来执行不同电源域的独立可选择测试。路来执行不同电源域的独立可选择测试。

【技术实现步骤摘要】
片上多电源域系统中的自动测试模式生成电路装置


[0001]本公开涉及集成在器件内的测试电路领域，该测试电路使得能够更快地测试这些器件。

技术介绍

[0002]在集成电路生产之后，期望能够测试这些集成电路的正确功能，以便能够移除故障集成电路并且确定生产成品率。这通常使用连接到集成电路的引脚或焊盘的测试装置来执行，该测试装置向集成电路供电，并且使集成电路进入其测试模式中的期望测试模式。
[0003]希望尽可能快速、简单地执行该器件测试，以降低成本和制造效率。然而，由于集成电路的不同组件或区域可能位于不同电源域内，因此出现了挑战。这些不同电源域可能由多个不同电压堆叠供电，电压堆叠根据哪些电源域将被供电而改变。
[0004]作为非限制性示例，假定集成电路具有独立供电并且独立可激活的独立电源域(称为“ED”)，并且具有其他三个电源域(称为“PD2”、“PD1”和“PD0”)。当集成电路要在仿真模式(其中独立可激活的电源域ED是唯一激活的电源域)下测试时，所施加的电压堆叠具有0.88v的最小电压；当集成电路要在应用模式(其中电源域PD2、P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路芯片，包括：单个扫描链压缩器解压缩器对，包括扫描链压缩器和扫描链解压缩器，所述扫描链压缩器向至少一个扫描输出引脚提供输出，所述扫描链解压缩器从至少一个自动测试模式生成ATPG引脚接收输入；测试分组，包括：第一多路复用器，位于第一电源域和第二电源域内；多个第一组件，位于所述第一电源域和所述第二电源域内，所述多个第一组件被选择性地形成为耦合在所述扫描链解压缩器与所述第一多路复用器的第一输入之间的第一扫描链部分；第一旁路电路，位于所述第一电源域和所述第二电源域内，所述第一旁路电路耦合在所述扫描链解压缩器与所述第一多路复用器的第二输入之间；第二多路复用器，位于第三电源域内；多个第二组件，位于所述第三电源域内，所述多个第二组件被选择性地形成为耦合在所述第一多路复用器的输出与所述第二多路复用器的第一输入之间的第二扫描链部分；第二旁路电路，位于所述第三电源域内，所述第二旁路电路耦合在所述第一多路复用器的所述输出与所述第二多路复用器的第二输入之间；第三多路复用器；多个第三组件，位于第四电源域内，所述多个第三组件被选择性地形成为耦合在所述第二多路复用器的输出与所述第三多路复用器的第一输入之间的扫描链部分；第三旁路电路，耦合在所述第二多路复用器的所述输出与所述第三多路复用器的第二输入之间，所述第三多路复用器的输入耦合到所述扫描链压缩器；控制电路，被配置为控制所述第一多路复用器、所述第二多路复用器和所述第三多路复用器，使得扫描链能够被选择性地置于以下配置：a)从所述扫描链解压缩器通过所述多个第一组件延伸到所述第一多路复用器中，从所述第一多路复用器通过所述第二旁路电路延伸到所述第二多路复用器中，从所述第二多路复用器通过所述第三旁路电路延伸到所述第三多路复用器中，并且从所述第三多路复用器延伸到所述扫描链压缩器中；b)从所述扫描链解压缩器通过所述第一旁路电路延伸到所述第一多路复用器中，从所述第一多路复用器通过所述多个第二组件延伸到所述第二多路复用器中，从所述第二多路复用器通过所述第三旁路电路延伸到所述第三多路复用器中，并且从所述第三多路复用器延伸到所述扫描链压缩器中；以及c)从所述扫描链解压缩器通过所述第一旁路电路延伸到所述第一多路复用器中，从所述第一多路复用器通过所述第二旁路电路延伸到所述第二多路复用器中，从所述第二多路复用器通过所述多个第三组件延伸到所述第三多路复用器中，并且从所述第三多路复用器延伸到所述扫描链压缩器中。2.根据权利要求1所述的集成电路芯片，其中所述第三旁路电路和所述第三多路复用器位于所述第三电源域内。3.根据权利要求1所述的集成电路芯片，其中所述第四电源域是独立于所述第一电源域、所述第二电源域和所述第三电源域被供电的独立电源域。
4.根据权利要求1所述的集成电路芯片，其中提供给所述第一电源域和所述第二电源域的最小电压是第一电压；并且其中提供给所述第三电源域和所述第四电源域的最小电压是大于所述第一电压的第二电压。5.根据权利要求4所述的集成电路芯片，其中所述控制电路被配置为控制所述第一多路复用器、所述第二多路复用器和所述第三多路复用器将所述扫描链置于配置a)，从而在所述第一电压处测试所述第一电源域和所述第二电源域，同时旁路所述第三电源域和所述第四电源域的测试。6.根据权利要求4所述的集成电路芯片，其中所述控制电路被配置为控制所述第一多路复用器、所述第二多路复用器和所述第三多路复用器将所述扫描链置于配置b)，从而在所述第二电压处测试所述第三电源域，同时旁路所述第一电源域、所述第二电源域和所述第四电源域的测试。7.根据权利要求4所述的集成电路芯片，其中所述控制电路被配置为控制所述第一多路复用器、所述第二多路复用器和所述第三多路复用器将所述扫描链置于配置c)，从而在所述第二电压处测试所述第四电源域，同时旁路所述第一电源域、所述第二电源域和所述第三电源域的测试。8.一种集成电路芯片，包括：单个扫描链压缩器解压缩器对，包括扫描链压缩器和扫描链解压缩器，所述扫描链压缩器向至少一个扫描输出引脚提供输出，所述扫描链解压缩器从至少一个自动测试模式生成ATPG引脚接收输入；第一测试分组，包括：第一多路复用器，位于第一电源域内；多个第一组件，位于所述第一电源域内，所述多个第一组件被选择性地形成为耦合在所述扫描链解压缩器与所述第一多路复用器的第一输入之间...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：