一种调节电路、电阻及电子设备制造技术

本发明专利技术涉及集成电路设计技术领域，具体地说，涉及一种调节电路、电阻及电子设备；通过设置调节单元与NMOS集体管的栅极耦合，生成调节信号；设置电流单元，根据调节信号和第一电流，生成第二电流；设置驱动单元，根据第二电流生成过驱动电压信号，驱动NMOS晶体管工作在深线性区，将NMOS晶体管等效为电阻，根据控制信号和第一电流调节所述NMOS晶体管的电阻值，在保留源电阻所有特性的同时，实现了同种类型电阻的阻值放大、缩小，大量节约了芯片面积。大量节约了芯片面积。大量节约了芯片面积。

【技术实现步骤摘要】
一种调节电路、电阻及电子设备


[0001]本专利技术涉及集成电路设计领域，具体地说，涉及一种调节电路、电阻及电子设备。

技术介绍

[0002]电阻是集成电路当中的基本器件，与电容、电感、MODFET等器件一起搭建出不同结构、不同功能的模拟电路。在电路设计上会经常用到可调电阻，例如在图1所示的高通滤波器设计上，R0和C0组成基本的高通滤波器。在C0可调范围有限或者不可调的情况下，通过调整R0可以实现调整高通截止频率的功能。常用的poly电阻、阱电阻等器件基本上是没有可调能力的。
[0003]集成电路中常见的电阻类型有：阱电阻（如N阱电阻，P阱电阻）、扩散电阻（如P型扩散电阻，N型扩散电阻）和poly电阻（如P+Poly电阻，N+Poly电阻，P
‑
Poly电阻，N
‑
Poly电阻）。不同的掺杂类型、掺杂浓度可以获得不同温度系数、不同电压系数、不同方块阻值的电阻类型。扩散电阻和Poly电阻还可以搭配silicide，即在多晶硅表面淀积一层钛等金属，形成金属硅化物，显著降低电阻的方块阻值。
[0004]在电路设计阶段，经常会用到上面提到的各种类型的电阻，满足不同的温度系数、电压系数的需求。有时候会用到特别大的阻值，比如在图1所示的一阶高通滤波器设计中，1pF的MIM电容(metal
‑
insulator
‑
metal电容)需要搭配1兆欧姆的电阻，才能实现159KHz的低通带宽。为了实现带宽随电压变化尽可能小的电压系数、随温度变化尽可能小的温度系数，选用P+掺杂的non
‑
silicidepoly电阻。但是其温度系数、电压系数和工艺角偏差比较大，难以实现电路参数的精准控制和小的匹配误差。这种类型的电阻其方块阻值只有几百欧姆，要实现兆欧数量级的电阻值，需要占用大量的芯片面积。在芯片面积很有限的情况下就难以实现该高通滤波器。
[0005]同样也存在需要电阻阻值特别小的设计需求。例如图2所示的参考电压产生电路。vbg为一个带隙基准电路产生的参考电压，具有很小的温度、电压系数，可视为一个精准电压，为了实现vref0随工艺角、电压、温度等因素的变化尽可能小的跟随变化，R1和R2原则上要采用相同类型、相同尺寸的电阻。为了实现很小数值的vref0，需要很小数值的R2。对于方块阻值几百欧姆的P+掺杂的non
‑
silicidepoly电阻，需要并联上很多个finger的同尺寸电阻，必然会占用芯片很大的面积。并且，这两种不同类型的电阻，在工艺制造过程中，难以实现相互跟踪、抵消偏差，即无法实现匹配。

技术实现思路

[0006]本专利技术针对上述在电阻集成电路设计中需要占用大量的芯片面积，且电阻的温度系数、电压系数和工艺角偏差较大，难以实现电路参数的精准控制和小的匹配误差的问题，提出一种调节电路、电阻及电子设备，通过设置调节单元与NMOS集体管的栅极耦合，生成调节信号；设置电流单元，根据调节信号和第一电流，生成第二电流；设置驱动单元，根据第二电流生成过驱动电压信号，驱动NMOS晶体管工作在深线性区，将NMOS晶体管等效为电阻，根
据控制信号和第一电流调节所述NMOS晶体管的电阻值，在保留源电阻所有特性的同时，实现了同种类型电阻的阻值放大、缩小，大量节约了芯片面积。
[0007]本专利技术具体实现内容如下：一种调节电路，与NMOS晶体管MN4的栅极耦合，包括调节单元、电流单元、驱动单元；调节单元的输入端输入控制信号，输出端与电流单元的受控端耦合；电流单元的输入端输入第一电流，输出端与驱动单元耦合；驱动单元的输出端与NMOS晶体管MN4的栅极耦合；调节单元，用于根据控制信号生成调节信号；电流单元，用于根据调节信号和第一电流，生成第二电流；驱动单元，用于根据第二电流生成过驱动电压信号，驱动MOS晶体管工作在深线性区，将NMOS晶体管MN4等效为电阻，根据控制信号和第一电流调节NMOS晶体管MN4的电阻值。
[0008]为了更好地实现本专利技术，进一步地，驱动单元包括第一驱动单元、第二驱动单元、第三驱动单元；第一驱动单元的输入端与电流单元的输出端耦合，第一驱动单元的输出端与第二驱动单元的输入端耦合；第二驱动单元的输出端与MOS晶体管的栅极、第三驱动单元的输入端耦合；第三驱动单元的输出端与地耦合；第一驱动单元，用于根据第二电流生成第一电压信号；第三驱动单元，用于根据第一电压信号生成第一过驱动电压信号；第二驱动单元，用于根据第一电压信号生成第二过驱动电压信号，并根据第一过驱动电压信号和第二过驱动电压信号驱动MOS晶体管工作在深线性区，将MOS晶体管等效为电阻。
[0009]为了更好地实现本专利技术，进一步地，还包括第一电流镜单元；第一电流镜单元的一端与第一驱动单元耦合，另一端与第二驱动单元耦合。
[0010]为了更好地实现本专利技术，进一步地，电流单元包括第二电流镜单元、第三电流镜单元、第四电流镜单元、第五电流镜单元；第二电流镜单元的一端输入第一电流信号，另一端与第四电流镜单元耦合；第三电流镜单元的一端与调节单元的输入端耦合，另一端与第二电流镜单元耦合；第四电流镜单元不与第二电流镜单元耦合的一端与第五电流镜单元耦合；第五电流镜单元不与第四电流镜单元耦合的一端与驱动单元的输入端耦合。
[0011]为了更好地实现本专利技术，进一步地，调节单元包括N个调节单元；N个调节单元的输入端输入控制信号，N个调节单元的输出端与电流单元的受控端耦合；N个调节单元的第k个调节单元的输入端与开关swp＜k＞和接地的开关swn＜k＞耦合，k为大于或等于2且小于或等于N的正整数；N个调节单元根据N种控制信号生成与N种控制信号一一对应的N种调节信号。
[0012]为了更好地实现本专利技术，进一步地，第一驱动单元包括电阻R1、NMOS晶体管MN1；电阻R1的一端与电流单元的输出端耦合，另一端与地耦合；NMOS晶体管MN1的栅极搭接在电阻R1与电流单元的输出端之间，源极与地连接，漏极与第一电流镜单元耦合。
[0013]为了更好地实现本专利技术，进一步地，第一电流镜单元包括PMOS晶体管MP1、PMOS晶体管MP2；
PMOS晶体管MP1的栅极与PMOS晶体管MP2的栅极耦合，PMOS晶体管MP1的漏极与NMOS晶体管MN1的漏极耦合；PMOS晶体管MP2的漏极与第二驱动单元耦合。
[0014]为了更好地实现本专利技术，进一步地，第二驱动单元包括NMOS晶体管MN2_1、NMOS晶体管MN2_2、NMOS晶体管MN2_3、NMOS晶体管MN2_4；第三驱动单元包括NMOS晶体管MN3_1、NMOS晶体管MN3_2、NMOS晶体管MN3_3、NMOS晶体管MN3_4；NMOS晶体管MN2_1的栅极与PMOS晶体管MP2的漏极、NMOS晶体管MN2_1的漏极、NMOS晶体管MN2_2的栅极、NMOS晶体管MN2_2的漏极、NMOS晶体管MN2_3的栅极、NMOS晶体管MN2_3的漏极、NMOS晶体管MN2_4的栅极、NMOS晶体管MN2_4的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调节电路，其特征在于，与NMOS晶体管MN4的栅极耦合，包括调节单元、电流单元、驱动单元；所述调节单元的输入端输入控制信号，输出端与电流单元的受控端耦合；所述电流单元的输入端输入第一电流，输出端与驱动单元耦合；所述驱动单元的输出端与NMOS晶体管MN4的栅极耦合；所述调节单元，用于根据所述控制信号生成调节信号；所述电流单元，用于根据所述调节信号和所述第一电流，生成第二电流；所述驱动单元，用于根据所述第二电流生成过驱动电压信号，驱动MOS晶体管工作在深线性区，将NMOS晶体管MN4等效为电阻，根据所述控制信号和所述第一电流调节所述NMOS晶体管MN4的电阻值。2.如权利要求1所述的一种调节电路，其特征在于，所述驱动单元包括第一驱动单元、第二驱动单元、第三驱动单元；所述第一驱动单元的输入端与电流单元的输出端耦合，所述第一驱动单元的输出端与所述第二驱动单元的输入端耦合；所述第二驱动单元的输出端与所述MOS晶体管的栅极、所述第三驱动单元的输入端耦合；所述第三驱动单元的输出端与地耦合；所述第一驱动单元，用于根据所述第二电流生成第一电压信号；所述第三驱动单元，用于根据所述第一电压信号生成第一过驱动电压信号；所述第二驱动单元，用于根据所述第一电压信号生成第二过驱动电压信号，并根据所述第一过驱动电压信号和所述第二过驱动电压信号驱动MOS晶体管工作在深线性区，将MOS晶体管等效为电阻。3.如权利要求2所述的一种调节电路，其特征在于，还包括第一电流镜单元；所述第一电流镜单元的一端与所述第一驱动单元耦合，另一端与所述第二驱动单元耦合。4.如权利要求3所述的一种调节电路，其特征在于，所述电流单元包括第二电流镜单元、第三电流镜单元、第四电流镜单元、第五电流镜单元；所述第二电流镜单元的一端输入第一电流信号，另一端与所述第四电流镜单元耦合；所述第三电流镜单元的一端与所述调节单元的输入端耦合，另一端与所述第二电流镜单元耦合；所述第四电流镜单元不与所述第二电流镜单元耦合的一端与所述第五电流镜单元耦合；所述第五电流镜单元不与所述第四电流镜单元耦合的一端与所述驱动单元的输入端耦合。5.如权利要求4所述的一种调节电路，其特征在于，所述调节单元包括N个所述调节单元；N个所述调节单元的输入端输入控制信号，N个所述调节单元的输出端与所述电流单元的受控端耦合；N个所述调节单元的第k个调节单元的输入端与开关swp＜k＞和接地的开关swn＜k＞耦合，k为大于或等于2且小于或等于N的正整数；N个所述调节单元根据N种控制信号生成与N种控制信号一一对应的N种调节信号。6.如权利要求3所述的一种调节电路，其特征在于，所述第一驱动单元包括电阻R1、NMOS晶体管MN1；
所述电阻R1的一端与所述电流单元的输出端耦合，另一端与地耦合；所述NMOS晶体管MN1的栅极搭接在所述电阻R1与所述电流单元的输出端之间，源极与地连接，漏极与第一电流镜单元耦合。7.如权利要求6所述的一种调节电路，其特征在于，所述第一电流镜单元包括PMOS晶体管MP1、PMOS晶体管MP2；所述PMOS晶体管MP1的栅极与所述PMOS晶体管MP2的栅极耦合，所述PMOS晶体管MP1的漏极与所述NMOS晶体管MN1的漏极耦合；所述PMOS晶体管MP2的漏极与所述第二驱动单元耦合。8.如权利要求7所述的一种调节电路，其特征在于，所述第二驱动单元包括NMOS晶体管MN2_1、NMOS晶体管MN2_2、NMOS晶体管MN2_3、NMOS晶体管MN2_4；所述第三驱动单元包括NMOS晶体管MN3_1、NMOS晶体管MN3_2、NMOS晶体管MN3_3、NMOS晶体管MN3_4；所述NMOS晶体管MN2_1的栅极与所述PMOS晶体管MP2的漏极、所述NMOS晶体管MN2_1的漏极、所述NMOS晶体管MN2_2的栅极、所述NMOS晶体管MN2_2的漏极、所述NMOS晶体管MN2_3的栅极、所述NMOS晶体管MN2_3的漏极、所述NMOS晶体管MN2_4的...

【专利技术属性】
技术研发人员：祝晓辉，陶蕤，陈盛文，毛毅，李广生，
申请(专利权)人：成都明夷电子科技有限公司，
类型：发明
国别省市：