一种高速SARADC动态比较器电荷注入消除装置和电子设备制造方法及图纸

本发明专利技术公开了一种高速SARADC动态比较器电荷注入消除装置和电子设备，属于电子设备技术领域，一种高速SARADC动态比较器电荷注入消除装置和电子设备，包括SARADC电路，SARADC电路包括DAC电容阵列、COMP比较器、SARADC逻辑控制电路和异步时钟电路，DAC电容阵列通过INP和INN与COMP比较器串联，COMP比较器通过OUTP和OUTN与SARADC逻辑控制电路串联，异步时钟电路通过CLK_CMP与COMP比较器电性连接，可以实现通过加入M12、M13、M14、M15四个PMOS管当电容，以及M16

【技术实现步骤摘要】
一种高速SAR ADC动态比较器电荷注入消除装置和电子设备


[0001]本专利技术涉及电子设备
，更具体地说，涉及一种高速SAR ADC动态比较器电荷注入消除装置和电子设备。

技术介绍

[0002]高速SAR ADC用动态比较器对输入信号和参考电压进行比较而得到输出码值，当ADC的转换速度达到100M以上时，动态比较器输入管的源极和漏极电压因为时钟的跳动而产生跳动，由于输入管栅源电容和栅漏电容的存在，会有电荷通过这两个寄生电容注入到栅极，从而影响输入信号和参考电压，进而影响到ADC的转换结果。
[0003]在ADC转换速度比较低时，只要置位开关足够大，置位电压可以快速建立，则比较器输入管的电荷注入不会影响比较结果；当ADC的转换速度非常高时，电荷注入的影响就非常明显。
[0004]因此，需要有个装置来消除动态比较器输入管的电荷注入，以提高ADC的转换精度和性能，现有技术都是针对ADC输入时钟以及底极板开关引入的电荷注入消除，没有针对高速比较器提出电荷注入消除，在高速ADC时就要求要有足够大的置位开关来快速置位，这会增加面积，而且会增大寄生电容，会限制ADC的转换速度。

技术实现思路

[0005]1.要解决的技术问题
[0006]针对现有技术中存在的问题，本专利技术的目的在于提供一种高速SAR ADC动态比较器电荷注入消除装置和电子设备，可以实现通过加入M12、M13、M14、M15四个PMOS管当电容，以及M16
‑
M35 PMOS管组成的时钟控制电路调整CMPD1和CMPD2的时序，当比较器的输入管M2和M3有电荷注入时，注入的电荷被存入加入的M12
‑
M13四个电容中，而不会注入到DAC电容阵列，使得电荷注入不影响ADC的高速转换，有效提高ADC的转换精度和性能。
[0007]2.技术方案
[0008]为解决上述问题，本专利技术采用如下的技术方案。
[0009]一种高速SAR ADC动态比较器电荷注入消除装置和电子设备，包括SAR ADC电路，所述SAR ADC电路包括DAC电容阵列、COMP比较器、SAR ADC逻辑控制电路和异步时钟电路，所述DAC电容阵列通过INP和INN与COMP比较器串联，所述COMP比较器通过OUTP和OUTN与SAR ADC逻辑控制电路串联，所述异步时钟电路通过CLK_CMP与COMP比较器电性连接，且异步时钟电路另一端与OUTP和OUTN连接，所述SAR ADC逻辑控制电路与DAC电容阵列电性连接，从而提高高速SAR ADC的转换精度和性能。
[0010]进一步的，所述COMP比较器电路包括时钟延时控制电路、动态比较器电路和消除电荷注入的电路，所述时钟延时控制电路、动态比较器电路和消除电荷注入的电路。
[0011]进一步的，所述COMP比较器电路还包括M16、M17、M18、M19，所述M16与M17之间电性连接，所述M18与M19之间电性连接，且M16、M17与M18、M19之间电性连接。
[0012]进一步的，所述COMP比较器电路还包括M20、M21、M22、M23、M24、M25、M26、M27，所述M20与M21之间电性连接，所述M22与M23之间电性连接，所述M24与M25之间电性连接，所述M26与M27之间电性连接，所述M20、M21与M22、M23之间电性连接，所述M22、M23与M24、M25之间电性连接，所述M24、M25与M26、M27之间电性连接。
[0013]进一步的，所述COMP比较器电路还包括M28、M29、M30、M31、M32、M33、M34、M35，所述M28与M29之间电性连接，所述M30与M31之间电性连接，所述M32与M33之间电性连接，所述M34与M35之间电性连接，所述M28、M29与M30、M31之间电性连接，所述M30、M31与M32、M33之间电性连接，所述M32、M33与M34、M35之间电性连接。
[0014]进一步的，所述COMP比较器电路还包括M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15，所述M0与M1电性连接，所述M2另一端与M12、M13串联,所述M0另一端与M3电性连接，所述M3另一端与M14、M15串联，所述M2与M4电性连接，所述M3与M5电性连接，所述M4另一端与M6电性连接，所述M5另一端与M7电性连接，所述M2、M4之间与M9电性连接，所述M5、M7之间与M11电性连接，且M11另一端与M1电性连接，所述M11与M9电性连接，所述M8、M6、M7、M10均与M9和M11之间电性连接，所述M9、M8、M10均与M1和M11之间电性连接。
[0015]3.有益效果
[0016]相比于现有技术，本专利技术的优点在于：
[0017]本方案通过加入M12、M13、M14、M15四个PMOS管当电容，以及M16
‑
M35PMOS管组成的时钟控制电路调整CMPD1和CMPD2的时序，当比较器的输入管M2和M3有电荷注入时，注入的电荷被存入加入的M12
‑
M13四个电容中，而不会注入到DAC电容阵列，使得电荷注入不影响ADC的高速转换，有效提高ADC的转换精度和性能。
附图说明
[0018]图1为本专利技术的SAR ADC电路框图结构示意图；
[0019]图2为本专利技术的时钟延时控制电路结构示意图；
[0020]图3为本专利技术的电荷注入被消除的路径结构示意图；
[0021]图4为本专利技术的关键信号时序图结构示意图。
具体实施方式
[0022]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0023]在本专利技术的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“顶/底端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0024]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“套设/接”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆
卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0025]实施例1：
[0026]请参阅图1
‑
4，一种高速SAR AD本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速SAR ADC动态比较器电荷注入消除装置和电子设备，包括SAR ADC电路，其特征在于：所述SAR ADC电路包括DAC电容阵列、COMP比较器、SAR ADC逻辑控制电路和异步时钟电路，所述DAC电容阵列通过INP和INN与COMP比较器串联，所述COMP比较器通过OUTP和OUTN与SAR ADC逻辑控制电路串联，所述异步时钟电路通过CLK_CMP与COMP比较器电性连接，且异步时钟电路另一端与OUTP和OUTN连接，所述SAR ADC逻辑控制电路与DAC电容阵列电性连接。2.根据权利要求1所述的一种高速SAR ADC动态比较器电荷注入消除装置和电子设备，其特征在于：所述COMP比较器电路包括时钟延时控制电路、动态比较器电路和消除电荷注入的电路，所述时钟延时控制电路、动态比较器电路和消除电荷注入的电路。3.根据权利要求2所述的一种高速SAR ADC动态比较器电荷注入消除装置和电子设备，其特征在于：所述COMP比较器电路还包括M16、M17、M18、M19，所述M16与M17之间电性连接，所述M18与M19之间电性连接，且M16、M17与M18、M19之间电性连接。4.根据权利要求2所述的一种高速SAR ADC动态比较器电荷注入消除装置和电子设备，其特征在于：所述COMP比较器电路还包括M20、M21、M22、M23、M24、M25、M26、M27，所述M20与M21之间电性连接，所述M22与M23之间电性连接，所述M24与M25之间电性连接，所述M26与M27之间电性连接，所述...

【专利技术属性】
技术研发人员：艾力，黄珺，黄珮，
申请(专利权)人：艾力，
类型：发明
国别省市：