一种UWB锁相环制造技术

本发明专利技术涉及一种UWB锁相环，包括：第一锁相环电路和第二锁相环电路；第一锁相环电路包括第一鉴相鉴频器、第一电荷泵、第一环路滤波器、第一环形压控振荡器、第一二分频、第一分频器和第一缓冲器；第二锁相环电路包括第二鉴相鉴频器、第二电荷泵、第二环路滤波器、第二环形压控振荡器、第二缓冲器、第二二分频、第二分频器和D触发器；第一缓冲器的输出端和D触发器的输出端分别连接第二鉴相鉴频器的输入端，第二分频器的输出端连接D触发器的输入端，D触发器的时钟端连接第二环形压控振荡器的输出端。实施本发明专利技术在实现较宽的带宽的同时提高了带内噪声特性。声特性。声特性。

【技术实现步骤摘要】
一种UWB锁相环


[0001]本专利技术涉及集成电路
，更具体地说，涉及一种UWB锁相环。

技术介绍

[0002]超宽带UWB的射频频段范围为6GHz
‑
8GHz。同时由于UWB射频系统需要正交输出信号，如果根据当前通用设计，如采用LC振荡器结构，则需要本振最高工作频率工作到16GHz左右，那么，对CMOS工艺的VCO设计就需要有很高的设计要求。同时，对VCO后级的正交/2分频器也需要有很高的设计要求。使得整个锁相环电路设计的难度大大增加。

技术实现思路

[0003]本专利技术要解决的技术问题在于，提供一种UWB锁相环。
[0004]本专利技术解决其技术问题所采用的技术方案是：构造一种UWB锁相环，包括：第一锁相环电路和第二锁相环电路；
[0005]所述第一锁相环电路包括第一鉴相鉴频器、第一电荷泵、第一环路滤波器、第一环形压控振荡器、第一二分频、第一分频器和第一缓冲器；
[0006]所述第二锁相环电路包括第二鉴相鉴频器、第二电荷泵、第二环路滤波器、第二环形压控振荡器、第二缓冲器、第二二分频、第二分频器和D触发器；
[0007]所述第一鉴相鉴频器的输入端分别连接一振荡电路和所述第一分频器的输出端，所述第一鉴相鉴频器的输出端经依次连接的所述第一电荷泵和所述第一环路滤波器后连接至所述第一环形压控振荡器的输入端，所述第一环形压控振荡器的输出端分别连接所述第一分频器的输入端和所述第一二分频的输入端，所述第一二分频的输出端连接所述第一缓冲器的输入端；
>[0008]所述第一缓冲器的输出端和所述D触发器的输出端分别连接所述第二鉴相鉴频器的输入端，所述第二鉴相鉴频器的输出端经依次连接的所述第二电荷泵和所述第二环路滤波器后连接至所述第二环形压控振荡器的输入端，所述第二环形压控振荡器的输出端经所述第二二分频连接至所述第二分频器的输入端，所述第二分频器的输出端连接所述D触发器的输入端，所述D触发器的时钟端连接所述第二环形压控振荡器的输出端。
[0009]优选地，在本专利技术所述的UWB锁相环中，还包括：差分转换单元；所述第一环形压控振荡器的输出端连接所述差分转换单元的输入端，所述差分转换单元的输出端连接所述第一二分频的输入端；且
[0010]所述第一鉴相鉴频器为全差分鉴相鉴频器，所述第一电荷泵为全差分电荷泵，所述第一环路滤波器为全差分滤波器，所述第一环形压控振荡器为全差分振荡器。
[0011]优选地，在本专利技术所述的UWB锁相环中，所述第一锁相环电路与所述第二锁相环电路分别设立相互独立的参考电流源。
[0012]优选地，在本专利技术所述的UWB锁相环中，所述第一锁相环电路对应的参考电流源为一威尔逊电路；和/或所述第二锁相环电路对应参考电流源为一带隙基准电路。
[0013]优选地，在本专利技术所述的UWB锁相环中，所述第一二分频的输出信号频率为500MHz。
[0014]优选地，在本专利技术所述的UWB锁相环中，还包括一四分频，所述四分频的输入端连接所述第一二分频的输出端，所述四分频的输出端用于提供一时钟信号。
[0015]优选地，在本专利技术所述的UWB锁相环中，还包括用于连接ADC电路的ADC时钟输出端，所述ADC时钟输出端的输入端连接所述第一二分频的输出端。
[0016]优选地，在本专利技术所述的UWB锁相环中，所述第一二分频为TSCP分频器，和/或所述第二二分频为TSCP分频器，其中TSCP为真单相时钟控寄存器结构。
[0017]优选地，在本专利技术所述的UWB锁相环中，所述第一环形压控振荡器内还设置第一寄存器，用于调整所述第一寄存器设置补偿所述第一锁相环电路的工艺偏差和/或温度偏差。
[0018]优选地，在本专利技术所述的UWB锁相环中，所述第二环形压控振荡器内还设置第二寄存器，用于调整所述第二寄存器设置补偿所述第二锁相环电路的工艺偏差和/或温度偏差。
[0019]实施本专利技术的一种UWB锁相环，具有以下有益效果：在实现较宽的带宽的同时提高了带内噪声特性。
附图说明
[0020]下面将结合附图及实施例对本专利技术作进一步说明，附图中：
[0021]图1是本专利技术一种UWB锁相环一实施例的路原理图；
[0022]图2是本专利技术一种UWB锁相环另一实施例的路原理图。
具体实施方式
[0023]为了对本专利技术的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本专利技术的具体实施方式。
[0024]如图1所示，在本专利技术的一种UWB锁相环第一实施例中，包括第一锁相环电路和第二锁相环电路；所述第一锁相环电路包括第一鉴相鉴频器111、第一电荷泵121、第一环路滤波器131、第一环形压控振荡器141、第一二分频171、第一分频器151和第一缓冲器181；所述第二锁相环电路包括第二鉴相鉴频器112、第二电荷泵122、第二环路滤波器132、第二环形压控振荡器142、第二缓冲器182、第二二分频172、第二分频器152和D触发器192；所述第一鉴相鉴频器111的输入端分别连接一振荡电路200和所述第一分频器151的输出端，所述第一鉴相鉴频器111的输出端经依次连接的所述第一电荷泵121和所述第一环路滤波器131后连接至所述第一环形压控振荡器141的输入端，所述第一环形压控振荡器141的输出端分别连接所述第一分频器151的输入端和所述第一二分频171的输入端，所述第一二分频171的输出端连接所述第一缓冲器181的输入端；所述第一缓冲器181的输出端和所述D触发器192的输出端分别连接所述第二鉴相鉴频器112的输入端，所述第二鉴相鉴频器112的输出端经依次连接的所述第二电荷泵122和所述第二环路滤波器132后连接至所述第二环形压控振荡器142的输入端，所述第二环形压控振荡器142的输出端经所述第二二分频172连接至所述第二分频器152的输入端，所述第二分频器152的输出端连接所述D触发器192的输入端，所述D触发器192的时钟端连接所述第二环形压控振荡器142的输出端。具体的，第一锁相环电路和第二锁相环电路构成级联连接关系。其中第一锁相环电路的输出信号作为第二锁相
环电路的输入。在第一锁相环电路中，第一鉴相鉴频器111用来接收振荡电路200生成的振荡信号，同时和第一环形压控振荡器141的反馈信号进行比较得到对应的频差和相差，生成对应的输出信号。该输出信号经第一电荷泵121的作用生成对应的输出电流，该输出电流经第一环路滤波器131滤波后生成控制电压并输入至第一环形压控振荡器141控制第一环形压控振荡器141产生振荡频率。其中，第一环形压控振荡器141的反馈信号为第一环形压控振荡器141的输出信号经第一分频器151分频产生。第一环形压控振荡器141的输出经过一个第一二分频171后可以作为第二鉴相鉴频器112的参考时钟。第二鉴相鉴频器112的输入同时接收来自第二环形压控振荡器142的反馈信号，根据该反馈信号生成对应的输出信号。该输出信号经第二电荷泵122的作用生成对应的输出电流，该输出电流经第二环路滤波器132滤波后生成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种UWB锁相环，其特征在于，包括：第一锁相环电路和第二锁相环电路；所述第一锁相环电路包括第一鉴相鉴频器、第一电荷泵、第一环路滤波器、第一环形压控振荡器、第一二分频、第一分频器和第一缓冲器；所述第二锁相环电路包括第二鉴相鉴频器、第二电荷泵、第二环路滤波器、第二环形压控振荡器、第二缓冲器、第二二分频、第二分频器和D触发器；所述第一鉴相鉴频器的输入端分别连接一振荡电路和所述第一分频器的输出端，所述第一鉴相鉴频器的输出端经依次连接的所述第一电荷泵和所述第一环路滤波器后连接至所述第一环形压控振荡器的输入端，所述第一环形压控振荡器的输出端分别连接所述第一分频器的输入端和所述第一二分频的输入端，所述第一二分频的输出端连接所述第一缓冲器的输入端；所述第一缓冲器的输出端和所述D触发器的输出端分别连接所述第二鉴相鉴频器的输入端，所述第二鉴相鉴频器的输出端经依次连接的所述第二电荷泵和所述第二环路滤波器后连接至所述第二环形压控振荡器的输入端，所述第二环形压控振荡器的输出端经所述第二二分频连接至所述第二分频器的输入端，所述第二分频器的输出端连接所述D触发器的输入端，所述D触发器的时钟端连接所述第二环形压控振荡器的输出端。2.根据权利要求1所述的UWB锁相环，其特征在于，还包括：差分转换单元；所述第一环形压控振荡器的输出端连接所述差分转换单元的输入端，所述差分转换单元的输出端连接所述第一二分频的输入端；且所述第一鉴相鉴频器为全差分鉴相鉴频器，所述第一电荷泵...

【专利技术属性】
技术研发人员：王明宽，
申请(专利权)人：优必胜半导体深圳有限公司，
类型：发明
国别省市：