一种基于时钟锁定的低功耗单斜坡ADC电路制造技术

本发明专利技术提供一种基于时钟锁定的低功耗单斜坡ADC电路，属于模拟集成电路领域。包括：斜坡产生电路，采样保持电路，比较器，三个寄存器，反相器以及开关。输入信号V

【技术实现步骤摘要】
一种基于时钟锁定的低功耗单斜坡ADC电路


[0001]本专利技术涉及模拟集成电路领域，尤其是涉及CMOS图像传感器的低功耗单斜坡ADC电路设计。

技术介绍

[0002]图像传感器是利用光电器件的光电转换功能，将光信号转换为电信号，并最终处理为图像信息的传感器元件，随着CMOS(Complementary Metal
‑
Oxide
‑
Semiconductor Transistor)工艺和技术的不断提升，CMOS图像传感器的成本低、集成度高、功耗小，速度快等优势使其在市场上的占比越来越大。CMOS图像传感器主要是由行控制电路、像素阵列、PGA(Programmable Gain Amplifier)，ADC电路LVDS(Low Voltage Differential Signaling)电路构成。图像传感器的像素信号从像素阵列输出后，会传输至PGA之中，进而再传递至storage中，此时storage中保存的是像素的模拟信号，之后模拟信号会传到ADC电路中进行处理，将模拟信号转化至数字信号。因为图像传感器中的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于时钟锁定的低功耗单斜坡ADC电路，其特征在于，包括斜坡产生电路、采样保持电路、比较器、三个寄存器、反相器和开关；所述采样保持电路用于存储像素的输出信号，与比较器的同相端相连接，其所存储的像素输出信号作为比较器的同相输入信号；所述斜坡产生电路与比较器的反相端相连接，之间设置开关S
RAMP
，斜坡产生电路产生的斜坡电压作为比较器的反相输入信号；开关S
M
与比较器的反相端相连接，开关S
M
下的两个开关S
S
、S
L
的另一端分别与V
S
、V
L
相连接，所述V
S
、V
L
为所述反相器的输出；所述比较器的输出端与三个寄存器分别相连接，从上至下的顺序为SRAM2、SRAM1、SRAM3，所述寄存器用于存储比较器的输出信号；所述比较器与所述寄存器SRAM1之间有一开关S1，SRAM1的右端分别与开关S2、S4相接，S2，S4右端与两个串联的反相器相接；所述比较器与所述寄存器SRAM2之间有一开关S3，SRAM2的右端与两个串联的反相器相接；所述比较器与所述寄存器SRAM3之间有一开关Swrite；SRAM3的右端依次连接计数器、寄存器；所述反相器的输出用于控制lock信号的产生；所述计数器的计数状态由Vctrl所控制，即Vctrl为高电平时，计数器开始计数，Vctrl为低电平时，计数器停止计数；所述Vctrl和与非门的输出相连接，所述与非门的输入为比较器的输出信号Vcomp_out以及计数器锁定信号LOCK_OUT。2.根据权利要求1所述的一种基于时钟锁定的低功耗单斜坡ADC电路，其特征在于，所述比较器用于比较输入信号的大小，若同相输入信号大于反相输入信号...

【专利技术属性】
技术研发人员：申人升，周义喆，常玉春，曲杨，娄珊珊，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：