从数据流到DMA配置的映射方法与装置、存储介质和DLA制造方法及图纸

本发明专利技术公开了一种从数据流到DMA配置的映射方法与装置、存储介质和DLA。方法包括：确定第N级数据流中的扫描方法是否符合DMA硬件所限制的访存，以及检查第N级数据流中的同步描述是否符合DMA硬件所限制的同步。若符合DMA硬件所限制的访存且符合DMA硬件所限制的同步，则检查第N级数据流中的扫描描述是否符合DMA硬件所限制的规格。若不符合DMA硬件所限制的规格，则根据扫描描述将第N级数据流拆分为至少两个第N+1级数据流；若符合DMA硬件所限制的规格，则根据第N级数据流的描述和DMA硬件的接口信息，向DMA硬件输出DMA硬件所限制的带有W次重复执行次数的DMA配置。据此，提高了计算核心的利用率，从而使DLA获得了性能的提升和功耗的降低。耗的降低。耗的降低。

【技术实现步骤摘要】
从数据流到DMA配置的映射方法与装置、存储介质和DLA


[0001]本专利技术涉及深度学习计算
，尤其涉及一种从数据流到DMA配置的映射方法与装置、存储介质和DLA。

技术介绍

[0002]随着深度学习技术的成熟和普及，对高能效比的算力需求日益增长。深度学习计算作为一个新兴
，其常见的计算模式和访存形式往往具有很强的规律性，因此近年来针对深度学习计算优化的DLA(Deep Learning Accelerator，深度学习加速器)体系结构发展迅速。
[0003]传统的CPU体系结构往往拥有多级cache缓存、复杂的控制单元和丰富的指令支持，适应于通用计算及低延迟、算力要求适中的应用场景。而GPU体系结构在近年来迅速发展，得益于其拥有可扩展的大算力、丰富的缓存和寄存器资源、简化的控制单元以及成熟的软件生态，其SIMD(Single Instruct ion Multi
‑
Data，单指令流多数据流)和SIMT(Single Instruct ion Multi
‑
Thread，单指令流多线程本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种从数据流到DMA配置的映射方法，其特征在于，包括：接收第N级数据流；确定所述第N级数据流中的扫描方法是否符合DMA硬件所限制的访存，以及检查所述第N级数据流中的同步描述是否符合DMA硬件所限制的同步；若不符合DMA硬件所限制的访存或不符合DMA硬件所限制的同步，则将所述第N级数据流输出至初始映射装置；若符合DMA硬件所限制的访存且符合DMA硬件所限制的同步，则检查所述第N级数据流中的扫描描述是否符合DMA硬件所限制的规格；若不符合DMA硬件所限制的规格，则根据所述扫描描述将所述第N级数据流拆分为至少两个第N+1级数据流，所述第N+1级数据流为所述第N级数据流的下一级数据流，N为正整数且N≥1；若符合DMA硬件所限制的规格，则根据所述第N级数据流的描述和DMA硬件的接口信息，向DMA硬件输出DMA硬件所限制的带有W次重复执行次数的DMA配置，W为整数且W≥0。2.根据权利要求1所述的从数据流到DMA配置的映射方法，其特征在于，所述确定所述第N级数据流中的扫描方法是否符合DMA硬件所限制的访存，包括：若所述第N级数据流中的至少一个维度上的扫描行为发生越界扫描，则判断所述第N级数据流中所有维度的内存排布是否需要转置；若是，则判定所述扫描方法不符合DMA硬件所限制的访存，若否，则判定所述扫描方法符合DMA硬件所限制的访存；若所述第N级数据流中各个维度上的扫描行为均未发生越界扫描，则判定所述扫描方法符合所述DMA硬件所限制的访存。3.根据权利要求2所述的从数据流到DMA配置的映射方法，其特征在于，在所述若所述第N级数据流中的至少一个维度上的扫描行为发生越界扫描，则判断所述第N级数据流中所有维度的内存排布是否需要转置之前，还包括：在单个维度上，当源数据的大小大于或等于目标数据的大小时，若[stride
×
(times
‑
1)+dst_dim_size]≤src_dim_size，则确定该维度上的扫描行为不发生越界扫描，若[stride
×
(times
‑
1)+dst_dim_size]>src_dim_size，则确定该维度上的扫描行为发生越界扫描，在单个维度上，当源数据的大小小于目标数据的大小时，若[stride
×
(times
‑
1)+src_dim_size]≤dst_dim_size，则确定该维度上的扫描行为不发生越界扫描，若[stride
×
(times
‑
1)+src_dim_size]>dst_dim_size，则确定该维度上的扫描行为发生越界扫描，其中，src_dim_size为源数据的大小，dst_dim_size为目标数据的大小，stride为当前维度上两次访问之间的跨度大小，times为当前维度上扫描行为对应的扫描次数。4.根据权利要求1所述的从数据流到DMA配置的映射方法，其特征在于，所述检查所述第N级数据流中的同步描述是否符合DMA硬件所限制的同步，包括：若所述同步描述中的上游同步执行主体的数目、下游同步执行主体的数目和/或所述同步描述中的同步规律不符合DMA硬件所限制的同步，则确定所述第N级数据流中的同步描述不符合DMA硬件所限制的同步。5.根据权利要求1所述的从数据流到DMA配置的映射方法，其特征在于，在所述接收第N
级数据流之后，还包括：若所述第N级数据流中，源数据的第Z
‑
1级低维度和与之相邻的第Z
‑
1级高维度在内存排布上是连续的两个维度，且对应的目标数据的第Z
‑
1级低维度和与之相邻的第Z
‑
1级高维度在内存排布上是连续的两个维度，则当目标数据在所述第Z
‑
1级高维度上的大小等于1时或者当目标数据与源数据在所述第Z
‑
1级低维度上的大小相同时，判断将源数据的第Z
‑
1级低维度数据描述和源数据的第Z
‑
1级高维度数据描述进行第Z
‑
1次合并后的源数据的第Z级维度数据描述，以及将目标数据的第Z
‑
1级低维度数据描述和目标数据的第Z
‑
1级高维度数据描述进行第Z
‑
1次合并后的目标数据的第Z级维度数据描述，是否符合DMA硬...

【专利技术属性】
技术研发人员：潘佳诚，孙铁力，张亚林，
申请(专利权)人：上海燧原科技有限公司，
类型：发明
国别省市：